[发明专利]批量图像数据的实时处理方法及系统

权利要求书

1.批量图像数据的实时处理系统，其特征在于，该系统包括：

信号转换模块，用于将来自于工业现场的高速串行图像数据转换为28位TTL/COMS电平信号；

1个24位缓冲器，用于缓冲24位并行的图像数据；

4个24位锁存器，用于锁存1组图像信号，以便按组进行处理；其中每个24位锁存器用于锁存每个像素的24位数据信号；

3个32位锁存器，用于锁存每组像素的96位数据信号；

3个32位缓冲器，用于控制32位图像数据向双端口SRAM的写入；

分频器和3个延时器，用于获得所需的时钟信号；

１个10位计数器，用于获得双端口SRAM的低10位地址信号；

1个32位双端口SRAM，分成上下半区，上下半区都可以存储1行图像数据；

1个32位嵌入式控制器，用于读取32位双端口SRAM中的数据并对数据进行处理；

1个32位SDRAM，用于暂存1帧图像数据；

所述信号转换模块输出的24位图像数据输入24位缓冲器中，该24位缓冲器的输出端分别连入4个24位锁存器的输入端，该4个24位锁存器的输出端分别对应连入3个32位锁存器的输入端，该3个32位锁存器的输出端分别对应连入3个32位缓冲器的输入端，该3个32位缓冲器的输出端均连入32位双端口SRAM的左数据端口，该32位双端口SRAM的输出端连入32位嵌入式控制器的输入端，该嵌入式控制器的输出端与SDRAM的输入端相连；所述信号转换模块输出的像素时钟和帧、行有效信号分别输入分频器中，该分频器的输出端分别连入3个延时器的输入端，一延时器的输出端连入10位计数器的输入端，该10位计数器的输出端连入32位双端口SRAM的左地址端口的0-9位。

2.根据权利要求1所述的批量图像数据的实时处理系统，其特征在于：系统还包括1位计数器，用于获得双端口SRAM的第10位地址信号，该1位计数器的输入端连有帧、行有效信号，输出端连入32位双端口SRAM的输入端。

3.根据权利要求1所述的批量图像数据的实时处理系统，其特征在于：所述3个延时器分别为第一、第二、第三延时器，所述分频器的输出分别连入第一、第二延时器，第一延时器的输出分别连入4个24位锁存器，所述第二延时器的输出分别连入3个32位锁存器的输入端，所述第二延时器的输出经过与门、或门处理后连入第三延时器的输入端，该第三延时器的输出连入10位计数器的输入端。

4.根据权利要求1-3中任一项所述的批量图像数据的实时处理系统，其特征在于：所述该4个24位锁存器为第一、二、三、四锁存器，所述3个32位锁存器为第一、二、三锁存器，所述4个24位锁存器的输出端分别对应连入3个32位锁存器的输入端是指第一24位锁存器的输出端连入第一32位锁存器的输入端，第二24位锁存器的输出端分别连入第一、二32位锁存器的输入端，第三24位锁存器的输出端连入第二、三32位锁存器的输入端，第四24位锁存器的输出端连入第三32位锁存器的输入端。