[发明专利]集成电路以及集成电路方法

说明书

技术领域

本发明涉及集成电路。尤其涉及半导体基板上的静态随机存取存储器(SRAM)的电路。

背景技术

半导体存储器装置不断设计的更小，更快，以及更少的电源需求，以利于可携带装置使用电池电源。静态随机存取存储器为易失性存储器(volatile memory)，其广泛地使用于膝上型电脑(laptop)以及个人数字助理(PDAs)，其中各存储器单元包括晶体管基极双稳态闩锁(transistor-based bistable latch)，其不是在“导通”状态就是在“不导通”状态。静态随机存取存储器装置可包括制造于集成电路芯片上数千个单独存储器单元的矩阵。

标准操作状态下的静态随机存取存储器阵列在数据并未读出或写入时，其漏电流使得传统静态随机存取存储器阵列有高功率消耗。为了减少静态随机存取存储器阵列的漏电流以及功率消耗，通常于低电压供应节点Vss以及静态随机存取存储器阵列之间耦接一个自偏压二极管。然而，自偏压二极管经由制程、电压、以及温度(process voltage temperature或PVT)后产生显著的变化，因此产生数据保存与溢漏最佳化之间的问题。

举例来说，当自偏压二极管于“不导通”状态，则电流不会流过该二极管，电荷累积于该二极管与静态随机存取存储器阵列之间的节点，因而增加该节点的电压，故减少跨于该静态随机存取存储器阵列的电压降(例如，保存电压)。自偏压二极管经过制程、电压、以及温度变化的临界电压变化造成保存电压的降低。

因此，需有一种改善静态随机存取存储器的设计。

发明内容

为了解决上述问题，根据本发明一实施例提供一种集成电路，包括：一静态随机存取存储器阵列，耦接至一第一电压供应节点以及一第二电压供应节点，上述第一以及第二电压供应节点提供一保存电压跨接于上述静态随机存取存储器阵列；一电流限制器，配置于上述静态随机存取存储器阵列以及上述第一电压供应节点之间；以及一电压调整器，并联耦接上述电流限制器于上述静态随机存取存储器阵列以及上述第一电压供应节点之间，上述电压调整器用以维持上述保存电压高于一既定电平。

根据本发明一实施例提供一种集成电路，包括：一静态随机存取存储器阵列，耦接至一第一电压供应节点以及一第二电压供应节点，上述第一以及第二电压供应节点提供一保存电压跨接于上述静态随机存取存储器阵列；一电流限制器，具有一第一MOS晶体管配置于上述静态随机存取存储器阵列以及上述第一电压供应节点之间；以及一电压调整器，并联耦接上述电流限制器于上述静态随机存取存储器阵列以及上述第一电压供应节点之间，且包括一运算放大器以及一第二MOS晶体管，上述运算放大器具有一第一输入端耦接至上述静态随机存取存储器阵列和上述电流限制器间的一节点，以及一第二输入端用以接收一参考电压，且上述运算放大器的一输出耦接至上述第二MOS晶体管的一栅极，其中上述电流调整器根据上述静态随机存取存储器阵列和上述电流限制器间的上述节点的电压与上述参考电压的一电压差提供一切换电压至上述第二MOS晶体管的上述栅极，用以维持上述保存电压高于一既定电平。

根据本发明一实施例提供一种集成电路方法，包括：检测一节点的一节点电压，上述节点耦接于一静态随机存取存储器阵列以及一电流限制器之间；比较上述节点电压以及一参考电压；以及当上述节点电压高于上述参考电压时，汲入上述节点的电流，使跨于上述静态随机存取存储器阵列的一保存电压维持一既定电平之上。

本发明上述改善的静态随机存取存储器保存防护的电路及方法有助于维持跨于静态随机存取存储器阵列的保存电压高于一既定临界值，同时提供溢漏保护。因此，本发明所揭示的静态随机存取存储器保存防护的电路及方法比起传统仅具有溢漏防护的电路，提供更可靠的数据保存。

附图说明

图1A为显示一静态随机存取存储器阵列的一实施例的电路图。

图1B为显示一传统用于减少静态随机存取存储器阵列漏电流的电路图。

图1C为显示图1B所示的NMOS晶体管跨压的时序图。

图1D为显示图1C所示流过NMOS晶体管的电流的时序图。

图2A为显示一静态随机存取存储器保存防护电路的一实施例的电路图。

图2B为显示一静态随机存取存储器保存防护电路的另一实施例的电路图。

图2C为显示一静态随机存取存储器保存防护电路的另一实施例的电路图。

图3为显示图2A～图2C所示的电压电平移位器的实施例的电路图。