[发明专利]穿硅通孔结构及其形成方法

说明书

技术领域

本发明涉及半导体技术领域，特别涉及一种穿硅通孔结构及其形成方法。

背景技术

3D封装将两片或更多的集成电路垂直堆叠封装在同一芯片中，从而可以减少占用的空间，3D封装中常用的承载集成电路的衬底往往具有穿硅通孔结构(TSV，Through-Silicon-Vias)。通过采用穿硅通孔结构来取代传统的边缘连线来进行3D封装，可以在一个小的器件封装(footprint)中集成更多的逻辑功能。此外，采用穿硅通孔结构可以有效的缩短关键路径(critical path)，减小延迟，提高器件速度。

穿硅通孔结构主要是在半导体衬底上形成贯穿的通孔，并在其中填充形成连接钉(nail)，之后通过连接钉与另一晶圆或另一芯片上的互连结构相连来实现3D封装，其形成方法有多种，包括：穿硅通孔结构优先法，在形成电路之前首先形成穿硅通孔结构；中期形成穿硅通孔结构法，在完成前道工艺之后(形成器件之后)、进行后道工艺之前(形成互连结构之前)形成穿硅通孔结构；后形成穿硅通孔结构法，在形成电路之后，即形成器件和互连结构之后形成穿硅通孔结构；键合后形成穿硅通孔结构法，在将两个晶圆或将一个晶圆和一块芯片键合后形成穿硅通孔结构法。

现有技术的穿硅通孔结构主要是基于铜互连工艺形成的，图1至图5示出了现有技术的一种穿硅通孔结构的形成方法的中间结构的剖面图。

参考图1，提供半导体衬底10，所述半导体衬底10上可以形成有半导体器件，如MOS晶体管，也可以形成有半导体器件和互连结构，或者也可以并不包括半导体器件和互连结构。

参考图2，对所述半导体衬底10的上表面进行刻蚀，形成开口11。

参考图3，形成阻挡层12，覆盖所述开口的底部、侧壁和所述半导体衬底10的上表面，之后在所述阻挡层12上通过电镀法形成金属铜13，填充所述开口，在形成金属铜13之前还包括在所述阻挡层12的表面上形成籽晶层(seedlayer)。

参考图4，对覆盖在半导体衬底10上的金属铜和阻挡层12进行平坦化，至暴露出所述半导体衬底10的上表面，形成连接钉13a。

参考图5，从所述半导体衬底10的下表面对其进行减薄，至暴露出所述连接钉13a，使得所述开口成为贯穿整个半导体衬底10的通孔，完成穿硅通孔结构的形成过程。

不管是采用穿硅通孔结构优先法、中期形成穿硅通孔结构法、后形成穿硅通孔结构法还是键合后形成穿硅通孔结构法，基于铜互连工艺的穿硅通孔结构的形成过程中的一个较大的挑战是金属铜的填充问题。随着穿硅通孔结构中通孔的深宽比的不断增大，特别是深宽比大于10∶1时，形成连续的阻挡层和籽晶层变得非常困难，阻挡层和籽晶层的不连续会导致电镀填充后形成的连接钉中出现空洞缺陷(void)，使得可靠性下降，甚至有可能造成断路问题。

此外，目前还有大量的生产商使用的是8英寸晶圆及其以下的生产线，此类生产线往往并不支持铜互连工艺，因而也限制了基于铜互连工艺的穿硅通孔结构的应用。

关于穿硅通孔结构的更多详细描述，请参考专利号为7,683,459和7,633,165的美国专利。

发明内容

本发明解决的问题是现有技术中随着通孔深宽比增大，基于铜互连工艺的穿硅通孔结构的工艺难度增大的问题。

为解决上述问题，本发明提供了一种穿硅通孔结构，包括：

半导体衬底；

贯穿所述半导体衬底的通孔；

填充所述通孔的连接钉，所述连接钉的材料为可刻蚀的导电材料。

可选的，所述可刻蚀的导电材料选自铝、掺杂的多晶硅或掺杂的多晶硅锗。

可选的，所述通孔包括上下相接的第一开口和第二开口，所述第一开口的孔径大于所述第二开口的孔径，所述连接钉包括填充所述第一开口的第一连接钉和填充所述第二开口的第二连接钉。

可选的，所述穿硅通孔结构还包括介质层，填充于所述第一开口中所述第一连接钉的外侧。

可选的，所述介质层的材料选自氧化硅、氮氧化硅或低k介质材料。

本发明还提供了一种穿硅通孔结构的形成方法，包括：

提供半导体衬底，所述半导体衬底包括相对的上表面和下表面；

对所述半导体衬底的上表面进行刻蚀，形成开口；

在所述开口中沉积填充可刻蚀的导电材料，形成连接钉；

对所述半导体衬底的下表面进行减薄，至暴露出所述连接钉。

可选的，所述可刻蚀的导电材料选自铝、掺杂的多晶硅或掺杂的多晶硅锗。