[发明专利]芯片封装体

权利要求书

1.一种芯片封装体，包括：

半导体基底，具有第一表面和第二表面；

元件区或感测区和导电垫，设置于该第一表面上；

孔洞，自该第二表面延伸至该导电垫；

绝缘层，位于该孔洞的一侧壁上；

承载基底，位于该第二表面及该绝缘层之上；

第一线路重布层，位于该承载基底与该绝缘层之间，且位于该孔洞之中而与该导电垫电性接触，其中该第一线路重布层的一边缘外露于由该承载基底与该绝缘层所组成的一侧壁；

第二线路重布层，位于该承载基底的一表面上，且沿着该承载基底与该绝缘层所组成的该侧壁而朝该第二表面延伸，并与该第一线路重布层的外露的该边缘电性接触；以及

缓冲层，位于该半导体基底的该第二表面之上或之下，且位于该第二线路重布层与该半导体基底之间而使该第二线路重布层不与该半导体基底直接接触。

2.如权利要求1所述的芯片封装体，其中该第一线路重布层在由该孔洞的侧壁延伸至该第二表面上的一转折点的位置与该第一线路重布层与该第二线路重布层之间的一接触位置为不共平面，且其中该缓冲层位于该第二表面之上。

3.如权利要求1所述的芯片封装体，其中该第一线路重布层在由该孔洞的侧壁延伸至该第二表面上的一转折点的位置与该第一线路重布层与该第二线路重布层之间的一接触位置大抵等高，且其中该缓冲层位于该第二表面之下，该缓冲层的一下表面大抵与该第二表面共平面。

4.如权利要求1所述的芯片封装体，其中该承载基底与该绝缘层之间具有粘着层，该粘着层与该承载基底直接接触，且该粘着层与该承载基底之间的一接触界面大抵平坦。

5.如权利要求4所述的芯片封装体，还包括填充层，位于该粘着层与该第一线路重布层之间。

6.如权利要求5所述的芯片封装体，其中该填充层大抵将该孔洞填满。

7.如权利要求1所述的芯片封装体，还包括静电放电防护层，位于该半导体基底的该第一表面上，其中该静电放电防护层不覆盖该元件区或感测区。

8.如权利要求7所述的芯片封装体，其中该静电放电防护层不覆盖该导电垫。

9.如权利要求7所述的芯片封装体，还包括保护层，覆盖于该半导体基底、该元件区或感测区、该导电垫、及该静电放电防护层之上，且该保护层的材质为一粘着胶固化后的材料。

10.一种芯片封装体，包括：

半导体基底，具有第一表面及第二表面；

元件区或感测区，位于该半导体基底之上或之中；

导电垫，位于该半导体基底之上或之中，且与该元件区或感测区电连接；

孔洞，自该第二表面朝该第一表面延伸，并露出该导电垫；

绝缘层，位于该孔洞的侧壁上；

线路重布层，位于该孔洞之中且与该导电垫电连接；以及

导电层，位于该线路重布层与该导电垫之间。

11.如权利要求10所述的芯片封装体，其中该导电层的材质不同于该线路重布层的材质。

12.如权利要求10所述的芯片封装体，其中部分的该绝缘层位于该孔洞的底部上而覆盖部分的该导电垫，且该导电层与该露出的另一部分的该导电垫电性接触。

13.如权利要求12所述的芯片封装体，其中该导电层的厚度大于位于该孔洞的底部上的该绝缘层。

14.如权利要求10所述的芯片封装体，还包括静电放电防护层，位于该半导体基底的该第一表面上，其中该静电放电防护层不覆盖该元件区或感测区。

15.如权利要求14所述的芯片封装体，其中该静电放电防护层不覆盖该导电垫。

16.如权利要求14所述的芯片封装体，还包括保护层，覆盖于该半导体基底、该元件区或感测区、该导电垫、及该静电放电防护层之上，且该保护层的材质为一粘着胶固化后的材料。