[发明专利]一种维特比译码方法及维特比译码器

说明书

技术领域

本发明涉及无线信息传输领域，尤其涉及一种维特比译码方法及维特比译码器。

背景技术

无线信息传输系统普遍采用RS编码和卷积编码级联的方式作为信道编码部分来对抗无线信道产生的差错。卷积码是一种常用的差错控制编码，对于卷积码(n₀，k₀，m)，表示该卷积码编码器将k₀比特信息段编成n₀比特的码组，即每一时刻送至卷积编码器的输入信息元为k₀个，相应地卷积编码器输出n₀个码元，并且输出的n₀比特码组不仅与当前k₀比特信息段有关，还与之前输入的(m-1)个信息段有关联，其中，m为大于1的整数，m(又称约束长度)等于移位寄存器的个数加1，卷积码用生成序列来表示输入与输出间的关系，其中，表示第K个移位寄存器的输入端到第j个模2加法器输入端的连接线情况，若有连线，则若无连线，则如图1所示为卷积编码(2，1，7)对应的卷积编码器，1个比特输入对应有2比特输出，约束长度为7，移位寄存器个数为6个，根据各个移位寄存器的输入输出端与各个模2加法器输入端的连接线关系，其生成序列g₁＝(1111001)₂和g₂＝(1011011)₂，因此，该卷积编码器生成的多项式为(171，133)₈。

维特比(Viterbi)算法是目前运用得最广泛的卷积编码的译码算法，Viterbi译码方法主要从2^m-1种(m为卷积编码器约束长度)可能状态中更新最佳状态和传输的最可能位序列，其将接收到的编码信号与内建的参考值做运算，找出最可能的路径，并依此路径还原正确的数据，以完成译码流程。由于维特比算法的复杂性，其一直是卷积编码在工程实现的设计重点。

对于(2，1，7)卷积编码，编码过程存在2^7-1(64)种可能状态，如图1的卷积编码器，若当前时刻寄存器1～6中的值为000000时，表明当前状态为S0，若此处输入1，则寄存器1～6中的值变为100000时，当前状态从S0转变为S1，以此类推，当寄存器1～6中的值为111111时，表明当前状态为S63。由此，各状态转移图可由类似蝴蝶形状的蝶形图表示，其中，Si和Si+32构成一对蝶形图，根据不同的输入，蝶形图的两个目的状态分别对应于S2i和S(2i+1)，其中，i为0到31的任一整数。图2所示为i为0的一个蝶形对，如图所示，若当前状态为S0，则当输入0时，状态S0经由状态转移方向转移至状态S0，输出XY为00，当输入1时，状态S0经由状态转移方向转移至状态S1，输出XY为11；若当前状态为S32，则当输入0时，状态S32经由状态转移方向转移至状态S0，输出XY为11，当输入1时，状态S32经由状态转移方向转移至状态S1，输出XY为00。Viterbi译码即为上述卷积编码的逆过程。

传统的Viterbi译码的实现方法是：先计算输入的两路数据的分支度量值，然后进行加比选处理(即ACS，加法-选择-比较)，最后回溯输出译码结果。在ACS处理中，每个周期针对一个蝶形图进行处理，当经过多个周期完成所有状态的路径度量值计算后，对所有状态进行最大径搜索，最后通过状态转移标识寄存器的数值，回溯输出的上述输入的两路输入的译码结果。

上述方法适用于状态数量较少的卷积编码(如(2，1，2)卷积编码)，但对应于状态数量较多的卷积编码(如(2，1，7)卷积编码)，则需要较长的时间才能完成译码，译码速度慢。

发明内容

本发明实施例提供了一种维特比译码方法及维特比译码器，用于实现对无线信息传输信道中的卷积编码码流的快速译码。

为解决上述技术问题，本发明实施例提供以下技术方案：

一种维特比译码器，包括：

分支度量值计算单元，用于接收输入的两路数据，并根据状态转移蝶形对的状态转移规则，对接收到的两路数据进行计算，得到各状态的分支度量值；

加比选单元，用于利用上述分支度量值计算单元计算得到的分支度量值，对各状态前一时刻的路径度量值进行加比选ACS处理，其中，上述加比选单元由8个并行执行的加比选模块组成，其中，每个加比选模块处理的4个状态转移蝶形对的相应分支具有相同的输入输出特性；

存储单元，用于存储经上述加比选单元处理后得到的各状态的路径度量值及上述路径度量值的状态转移关系标记；