[发明专利]一种用于数据加载的逻辑器件有效
申请号: | 201110040242.X | 申请日: | 2011-02-18 |
公开(公告)号: | CN102129379A | 公开(公告)日: | 2011-07-20 |
发明(设计)人: | 王涛;秦永乐;王伟威 | 申请(专利权)人: | 杭州迪普科技有限公司 |
主分类号: | G06F9/445 | 分类号: | G06F9/445 |
代理公司: | 暂无信息 | 代理人: | 暂无信息 |
地址: | 310000 浙江省杭州市滨江*** | 国省代码: | 浙江;33 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 一种 用于 数据 加载 逻辑 器件 | ||
1.一种逻辑器件,其应用于计算机系统中,所述计算机系统包括,与该逻辑器件相连的CPU以及与该逻辑器件相连的第二逻辑器件,所述逻辑器件包括写操作检测单元以及时钟产生单元,其特征在于:
所述写操作检测单元,用于检测CPU通过第一逻辑器件向第二逻辑器件发起的写入逻辑数据的写操作,并在检测到所述写操作发生时通知所述时钟信号产生单元;
所述时钟信号产生单元,用于在接收到所述写操作检测单元的通知后,按照预定的周期产生时钟信号,并将该时钟信号提供给所述第二逻辑器件,以供第二逻辑器件利用该时钟信号采集写入的逻辑数据。
2.根据权利要求1所述的逻辑器件,其特征在于,所述时钟信号的周期与第二逻辑器件的时序要求适配。
3.根据权利要求1所述的逻辑器件,其特征在于,所述第二逻辑器件包括数据采样单元,该数据采样单元根据该时钟信号对写入的逻辑数据进行采样,并将该逻辑数据更新到自身的存储空间中。
4.根据权利要求1所述的逻辑器件,其特征在于,其中所述逻辑器件以及第二逻辑器件为CPLD或者FPGA。
5.根据权利要求1所述的逻辑器件,其特征在于,所述写操作检测单元通过检测与CPU相连总线的数据线上是否有数据写入到相应的寄存器中确定是否有写操作发生。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于杭州迪普科技有限公司,未经杭州迪普科技有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201110040242.X/1.html,转载请声明来源钻瓜专利网。
- 上一篇:EEPROM器件及其制造方法
- 下一篇:一种用于开关设备绝缘检测的传感器
- 数据显示系统、数据中继设备、数据中继方法、数据系统、接收设备和数据读取方法
- 数据记录方法、数据记录装置、数据记录媒体、数据重播方法和数据重播装置
- 数据发送方法、数据发送系统、数据发送装置以及数据结构
- 数据显示系统、数据中继设备、数据中继方法及数据系统
- 数据嵌入装置、数据嵌入方法、数据提取装置及数据提取方法
- 数据管理装置、数据编辑装置、数据阅览装置、数据管理方法、数据编辑方法以及数据阅览方法
- 数据发送和数据接收设备、数据发送和数据接收方法
- 数据发送装置、数据接收装置、数据收发系统、数据发送方法、数据接收方法和数据收发方法
- 数据发送方法、数据再现方法、数据发送装置及数据再现装置
- 数据发送方法、数据再现方法、数据发送装置及数据再现装置