[发明专利]半导体系统及其数据训练方法

说明书

相关申请的交叉引用

本申请要求2010年7月29日在韩国知识产权局提交的韩国专利申请No.10-2010-0073311的优先权，其全部内容通过引用合并在本文中。

技术领域

本发明涉及半导体系统，更具体而言涉及半导体系统及其数据训练方法。

背景技术

由于半导体存储器以高速操作，为了准确地交换数据，数据训练对于包括半导体存储器和用于控制半导体存储器的存储器控制器的半导体系统很重要。

下面参照图1来描述典型的半导体系统的数据训练方法。

图1是说明典型的数据训练方法的流程图。在图1中，执行命令CMD和地址ADD通道训练。

存储器控制器使用地址通道在半导体存储器的多用途寄存器(MPR，Multi-purpose register)中写入特定的数据模式(data pattern)。

存储器控制器执行读取训练来读取记录在半导体存储器的MPR中的数据，以确定读取数据是否与数据模式匹配，并搜寻读取数据的中心。

然后，存储器控制器执行写入训练来经由数据通道写入数据，并根据写入数据是否与读取数据相匹配来调整写入数据和写入选通信号DQS的位置。

在完成上述训练过程之后，可以在半导体存储器与存储器控制器之间进行正常的数据读取/写入。

但是，在上述相关技术中，必须在半导体存储器中设置MPR。

因此，半导体存储器的电路面积因MPR而增大，数据模式因而受到限制。

发明内容

因此，需要一种可以克服上述问题的改进的半导体系统和方法，即使在不使用多用途寄存器(MPR)的情况下也能够执行数据训练。然而应当理解的是，本发明的一些方面不一定克服所述问题。在以下的内容中，某些方面和具体实施例将会清楚。应当理解的是，这些方面和实施例仅是示例性的，在广义上而言，本发明在不具有这些方面和实施例的一个或更多个特征的情况下仍可以被实施。

在本发明的一个方面中，一种半导体系统包括：半导体存储器，被配置为确定在数据模式中是否发生了错误，并产生错误信号；以及存储器控制器，被配置为将数据模式提供至半导体存储器，并利用错误信号来执行针对半导体存储器的数据训练。

在本发明的另一个方面中，一种半导体系统包括：多个半导体存储器，被配置为响应于训练模式信号来产生错误信号；以及存储器控制器，被配置为产生用于以期望的定时将错误信号激活的训练模式信号，并利用错误信号来执行针对所述半导体存储器中的一个的数据训练。

在本发明的另一个方面中，一种包括存储器控制器和半导体存储器的半导体系统的数据训练方法，所述半导体存储器确定在存储器控制器所提供的数据模式中是否发生了错误并将错误信号提供至存储器控制器，所述数据训练方法包括以下步骤：错误信号训练步骤，其中存储器控制器检测从半导体存储器输出的错误信号的激活时间点；以及写入数据训练步骤，其中存储器控制器通过将数据模式从所检测到的错误信号的激活时间点移位，来检测错误信号的去激活持续时间。

在本发明的又一个方面中，一种包括存储器控制器和多个半导体存储器的半导体系统的数据训练方法，所述多个半导体存储器确定在存储器控制器所提供的数据模式中是否发生了错误并将错误信号提供至存储器控制器，所述数据训练方法包括以下步骤：存储器控制器将训练模式信号提供至所述多个半导体存储器，使得错误信号以期望的定时被激活；所述多个半导体存储器中的一个响应于训练模式信号将错误信号激活；以及存储器控制器通过将数据模式从错误信号的激活时间点移位来检测错误信号的去激活持续时间。

在本发明的又一个方面中，一种半导体系统包括：多个半导体存储器，被配置为响应于训练模式信号来执行用于强制性地激活错误信号的操作和用于通过将内部错误检查值与外部错误检查值进行比较来激活错误信号的操作之一；以及存储器控制器，被配置为向所述多个半导体存储器提供数据模式和与数据模式相对应的外部错误检查值，根据是否执行训练来分别地向所述多个半导体存储器提供训练模式信号，并利用错误信号执行针对所述多个半导体存储器中的一个的数据训练。

附图说明

合并在本说明书中并构成本说明书的一部分的附图解释根据本发明的多种实施例，并且与说明书描述部分一起用于解释本发明的原理。

图1是说明典型的数据训练方法的流程图；

图2是根据本发明的一个实施例的半导体系统的框图；

图3是说明图2所示的错误检测电路的内部结构的图；

图4是说明根据本发明的一个实施例的半导体系统的数据训练方法的流程图；