[发明专利]包含具有超级结的沟槽MOSFET的半导体器件

说明书

技术领域

本申请涉及半导体器件和用于制造该半导体器件的方法。更特别地，本申请描述了将金属氧化物半导体场效应管(MOSFET)架构与PN超级结结构相结合的半导体器件以及用于制造该器件的方法。

背景技术

包含集成电路(IC)或分立元件的半导体器件被广泛应用于电子设备。IC元件(或芯片，或者分立元件)包括在半导体材料的基材上制造的小型化电子电路。所述电路包括很多重叠的层，包括包含能够扩散到基材内的掺杂剂(称为扩散层)或被注入基材内的离子(注入层)。其它层是导体(多晶硅或金属层)或者导电层之间的连接(通路或接触层)。IC元件或分立元件以叠层工艺制作，所述叠层工艺采用多个步骤的组合，包括生长层、成像、沉积、刻蚀、掺杂和清洗。典型地用硅片作为基材，并且利用光刻术掩膜基材的将要被掺杂的不同区域或者沉积和定义多晶硅、绝缘体、或金属层。

半导体器件的一种类型，金属氧化物半导体场效应管(MOSFET)器件，能够被广泛应用于大量的电子设备中，包括汽车电子设备、驱动设备和供电设备。通常，这些器件用作开关，并且被用于将供电设备连接到负载上。一些MOSFET器件能够以沟槽的形式形成，所述沟槽在基材上形成。使得沟槽结构有吸引力的一个特征是垂直通过MOSFET沟道(channel)的电流。这使得比其它MOSFET具有较高的原胞和/或电流沟道密度，在所述其它MOSFET中电流水平流过沟道并且然后垂直流过漏极。较大的原胞和/或电流沟道密度通常意味着每单位面积的基材上能够制造更多的MOSFET和/或电流沟道，因此增加了包含沟槽MOSFET的半导体器件的电流密度。

发明内容

本申请描述了将MOSFET架构与PN超级结结构相结合的半导体器件以及用于制造该器件的方法。可以利用包含栅极的沟槽构造制造MOSFET架构，所述栅极夹在顶部的厚绝缘层和沟槽底部之间。超级结结构的PN结形成在沟槽侧壁上的n型掺杂剂区域和N-沟道MOSFET的p-型外延层之间。掺杂剂类型对于P-沟道MOSFET可以相反。沟槽MOSFET的栅极被利用绝缘层与超级结结构分离开。这样的半导体器件相对于屏蔽(shield-based)沟槽MOSFET器件具有较低电容和较高击穿电压并且能够在中压范围内替换这些器件。

附图说明

根据附图能够更好的理解下面的描述，其中：

图1示出了用于制造半导体结构的方法的一些实施例，所述半导体结构包含基材和在其自身表面上具有掩膜的外延层；

图2示出了用于制造包含形成在外延层中的沟槽结构的半导体结构的方法的一些实施例；

图3示出了用于制造具有形成在沟槽中的第一氧化区域的半导体结构的方法的一些实施例；

图4a和4b示出了用于制造具有形成在沟槽中的栅极和栅极绝缘层的半导体结构的方法的一些实施例；

图5a和5b示出了用于制造具有形成在沟槽中栅极上的绝缘盖和形成在外延层中的接触区域的半导体结构的方法的一些实施例；

图6示出了用于制造具有形成在绝缘盖和接触区域上的源极的半导体结构的方法的一些实施例；

图7示出了用于制造具有形成在结构底部的漏极的半导体结构的方法的一些实施例；

图8示出了图7描述的半导体结构的运行的一些实施例；

图9和图10示出了能够出现半导体结构中的PN结的一些实施例。

这些附图描述了半导体器件的特定方面以及用于制造这些器件的方法。结合下面的描述，这些附图描述并解释了这些方法以及通过这些方法产生的结构。在附图中，为了清楚，放大了层和区域的厚度。也可以理解，当一层、部件或基材被称为在另一层、部件或基材“之上”时，该层、部件或基材可以直接位于所述另一层、部件或基材之上，或者还可以存在中间层。不同附图中的相同附图标记代表相同的部件，并且因此将不重复对部件的描述。

具体实施方式