[发明专利]一种数据流加密的方法

说明书

技术领域

本发明涉及一种计算机应用技术领域，具体地说是一种数据流加密的实现方法。

技术背景：

随着计算机技术的发展，政府、企业、涉密机关等对安全通讯及移动存储设备的数据安全要求越来越高。

但是，移动介质存在很多安全隐患，数据的随意拷贝、数据的任意打印、移动介质的丢失等均能导致信息的泄密或被盗；黑客的入侵使网际信息传输完全暴露在不法分子面前。因此，如何保证信息保存及传递的过程中的数据安全，成为安全通讯和移动存储设备重点需要解决的问题。安全移动存储设备替代普通移动存储设备的趋势越来越明显。

目前市场上针对安全移动存储、安全通讯方面的数据流加密设备主要采用软件加密。这些方法安全度低，很容易被攻破，非常不适合政府、涉密机关等安全度要求高的用户使用。另外一种安全移动存储设备的解决方案安全度比较高，但是其采用的是CPU实时搬运数据的方法。这种方法虽比前一种方法安全，但是其速度一般比较低，远远满足用户对高速度要求。为满足相关领域大批量高速实时加密的市场需求，必须开发高速加密产品。

数据流实时加密方法的技术实现

发明内容

本发明公开一种高速数据流实时加密方法。

本发明的方法是按以下技术方案实现的，采用高速的通讯接口、高速的加解密模块、接收模块、发送模块和内存或存储器配合，对同一流动方向接收和发送的数据流进行分离处理，完成数据流的打包接收、加密或解密和发送，高速接口采用双端口的方式；

具体步骤如下：

每个功能模块分别对应一个内存，在第n个周期接收到的数据包存放在内存内；在第n+1个周期，将内存切换对应到加密或解密模块，对明文或密文数据加密或解密；在第n+2个周期，再将内存切换对应到发送模块，并将内存中的明文或密文发送出去，完成同一个数据包的处理过程；

为实现流水线工作方式，在同一个周期内，同时处理3个数据包，在第n个周期接收数据到内存1，加密或解密内存2中的数据，并同时将内存3中的数据发送出去；在第n+1个周期中，内存1切换到加密或解密模块，内存2切换到发送模块，而内存3切换到接收模块，这3个功能模块再分别对相应的数据进行处理，以保证平均一个处理周期处理一个数据包，实现的流水线工作方式；

采用先进先出FIFO存储器的处理步骤如下：

数据接收模块在收到数据后立刻将数据发送到第一FIFO存储器中，只要第一FIFO存储器不满，就继续接收新的数据，加密模块从第一FIFO存储器中取出数据进行加密，只要第一FIFO存储器不空并且第二FIFO存储器不满，就可继续加密新的数据，数据发送模块从第二FIFO存储器中取出数据发送出去，只要第二FIFO存储器中的数据不空，就继续发送数据。

高速加解密模块采用安全等级比较高、执行速度比较块的算法，算法采用的是SM1、SM4、AES或3DES中的一种。

高速接口采用的是USB2.0、SATA、PATA或以太网接口。

本发明的优异效果是：该方法利用一颗芯片内的硬件模块完成数据的加密和高速传输的功能，安全度更高，传输速度更快。可由FPGA实现，也可以通过设计专用集成电路实现。该方法摒弃了传统的数据进出均由CPU搬运方式，而是采用芯片中的硬件模块实现，加密、传输的过程，每一个步骤均由专门的硬件模块负责。专用算法模块完成对数据流的快速加密，高速的传输接口完成数据的传输，使大批量数据能真正地、安全地流动起来。加密的同时在高速传输，从而实现了对数据流的实时加密传输，满足安全移动存储、安全通讯等领域对速度和安全性的需求。

本发明的高速数据流加密的实现方法有下面几个优点，可满足实时、高速、安全的需求。

(1)加密或解密和数据传输完全由芯片实现，使用CPU的代码量非常少，硬件实现比软件实现的速度要快十几倍甚至几十倍。

(2)在芯片内部采用流水线架构，使得在同一个周期内并行执行3个模块，同时完成3个任务，大大缩短了一个数据包的平均处理时间。

(3)2个高速的通讯接口使接收和发送分开，同一时间可以接收一个数据包并发送另外一个数据包。

(4)内部集成高速的高安全度的加密算法，使数据以密文的形式在通路上出现，保证数据的安全。

附图说明

图1是接收、加密和发送原理图；

图2是数据流接收至发送流程图；

图3是数据流的接收至发送工作原理图；

图4是先进先出FIFO存储器的数据流处理流程图。

具体实施方式

根据说明书附图对本发明的方法作以下详细的说明；