[发明专利]一种基于统计时分复用技术的多簇片上网络架构

说明书

技术领域

本发明涉及一种多簇片上网络架构，具体地说是一种能有效降低网络负荷、减小通信延时，进而提高系统整体性能的基于统计时分复用（Statistical Time Division Multiplex，STDM）技术的多簇片上网络（Multi-Cluster Network on chip，MCNoC）架构。

背景技术

随着半导体工艺技术的持续发展，单颗芯片上所能集成的晶体管数目越来越多，虽然继续通过提高工艺的方法来提升系统性能的方法仍然勉强可行，但是这种做法的商业代价甚至已经超过了其所带来的商业利益，因此业界开始转而寻求新的方法以试图提升系统性能。在这种情况下，单芯片多核处理器（Multi-Processor System on Chip，MPSoC）的概念被提出并受到广泛关注。在MPSoC中，随着核数的上升，如总线等传统架构逐渐无法满足系统通信要求，因此作为一种新的通信架构，NoC概念在1999年左右被提出。其核心思想是计算单元与通信架构相互分离，而其通信部分则借鉴了计算机网络技术，并将其移植到集成电路设计中来，这样便可以从体系结构上解决片上通信的瓶颈问题。

然而，当核数进一步上升时，单一层次的NoC架构也同样面临存储墙（Memory Wall）问题，此时，作为分布式存储典范的层次化MCNoC架构被提出，并成为NoC领域的热点问题之一。一般而言，MCNoC系统可分为多个层次：①单个处理器核，各核配置私有存储器，即三级存储单元（Memory Level3）；②由若干个核构成簇，簇内还包含二级存储单元（Memory Level2），用于核间数据交互；③若干簇以某种拓扑架构互连，从而构成整个系统，并配有一级存储单元（Memory Level1），其总体架构如图1所示。由图1可见，在MCNoC中包含三种存储层次，因此各处理器可以分别在不同层次上同时进行访存，增强了系统对存储单元的并发访问能力，因而可以显著提高系统性能。

然而，当簇间发生数据交互时，由于该交互过程跨越多个存储单元层次，故其时间开销非常大，成为系统访存瓶颈问题所在。同时，簇内通常采用总线架构，而簇间往往是网络架构，由于这两者之间的天然差别，簇间通信效率将变得格外低下。

传统总线通常采用时分复用（Time Division Multiplexing，TDM）技术，即总线上的各主设备（Master）以基于时间片的方式依次使用总线，每一时间片内只有一个主设备拥有总线使用权。某主设备获得总线使用权时，其他主设备均处于等待状态，如图2中基于TDM技术的总线所示。

由图2可见，当主设备1（Master1）获得总线使用权后，其他所有Master均处于等待状态，直到Master1释放总线后，才可以申请使用。因此当MCNoC簇内各Master需要访问远端（不挂接于本总线）从设备（如MCNoC中的Memory Level1）时，其消耗的时间t将显著增加，对于需要从远端返回数据包的读操作而言更是如此。而在此期间，其他各Master将只能耗费大量时间等待总线使用权，这显然会极大影响系统整体性能。分析可知，时间开销t可分为三段，即：①源端传输层处理时间t1；②网络层传输时间t2；③目的端传输层处理时间t3。其中，t2在总时间中所占比例最大，且随着网络尺寸的增加而增加。

发明内容

为了有效降低网络负荷，减小通信延时，进而从整体上提升NoC系统性能，本发明的目的是提供一种基于统计时分复用（Statistical Time Division Multiplex，STDM）技术的多簇片上网络（Multi-Cluster Network on chip，MCNoC）架构。该架构中，在簇内采用基于STDM技术的总线结构，在总线上增设STDM控制单元；同时增设具有等待机制的网络接口，并针对STDM技术特点，采用一种新的数据包格式。本发明能减少簇内和簇间通信的差异、降低网络负荷、减小通信延时，进而提高片上网络系统整体性能。

本发明的目的是通过以下技术方案来实现的：

一种基于统计时分复用技术的多簇片上网络架构，其特征在于：该架构在簇内采用基于统计时分复用技术的总线结构；在总线上设有主设备、从设备、总线部件及统计时分复用控制单元；统计时分复用控制单元与主设备、从设备及总线部件连接；其中，从设备包括存储器及具有等待机制的网络接口；总线部件包括仲裁器、解码器以及多路选择器；统计时分复用控制单元统筹控制总线上主设备、从设备来实现统计时分复用机制；具有等待机制的网络接口接收总线上主设备发起的数据传输请求，并在满足触发条件情况下触发传输。