[发明专利]表面电场屏蔽式肖特基二极管芯片的制造方法

说明书

技术领域

本发明涉及一种肖特基二极管芯片的制造方法，特别是指一种可减少逆向漏电流的表面电场屏蔽式肖特基二极管芯片的制造方法。

背景技术

肖特基二极管也称为金属－半导体接触二极管或表面势垒二极管，是近年来问世的低功耗、大电流、适用于高频整流应用的超高速半导体器件。其反向恢复时间极短，可以小到几纳秒，正向导通压降仅0.4V左右，而整流电流却可达到几千毫安，这些优良特性是快恢复二极管所无法比拟的。肖特基二极管的核心器件是肖特基二极管芯片，芯片经过封装形成各种外观尺寸的肖特基二极管产品。

基本的肖特基二极管芯片由半导体基板，通常为N型及位于基板上的金属层所组成，半导体基板中的自由电子能阶低，在没有偏压的情况下，半导体基板中的电子无法跃迁至高能阶的金属层中，产生电流，而因为金属层中没有少数载子，所以无电荷储存，逆向恢复的时间短，肖特基势垒层越小，顺向电压值就可越小，然而，在肖特基势垒层不够大的情形下施加逆向电压，肖特基二极管的逆向漏电流高，此为肖特基二极管的最大缺点。

为了改善肖特基二极管的最大缺点，参考图4所示，现有的肖特基二极管芯片的制造方法如下：

先在一半导体基板7上沉积一层低掺杂的半导体层8，再以蚀刻产生沟槽80，并在沟槽80的内壁沉积一氧化层9，最后再覆盖金属层10。在这种结构下，施加逆向电压时，负电荷可累积在氧化层9，产生表面电场屏蔽作用，限制电流导通，虽然比之前无氧化物工艺制成的肖特基二极管，漏电流有降低，但效果还不明显；为了更有效地达到电场屏蔽的效果，必须增加沟槽80的深度，然而却无法顾及电流导通的有效面积，而且沟槽80深度与宽度比过大会造成芯片制作工艺上的问题，例如晶片易弯曲、碎裂进而导致可靠性不高等品质问题。

发明内容

本发明所要解决的技术问题是提供一种表面电场屏蔽式肖特基二极管芯片的制造方法，改善肖特基二极管逆向漏电流过大的问题，且制作方法较容易。

本发明的发明内容，表面电场屏蔽式肖特基二极管芯片的制造方法，包含以下步骤：

第一步、N型半导体材料掺杂形成基板；

第二步、限流层以间隔方式形成在该基板表面，相邻限流层的间形成间隙；

第三步、磊晶半导体层填满各限流层之间的间隙且覆盖于部分限流层的表面，该磊晶层之间形成有沟槽，各沟槽向下延伸至未被磊晶层覆盖的限流层的顶部；

第四步、介电层覆盖于磊晶半导体层的表面；

第五步、金属层延伸覆盖于介电层表面，且填充于沟槽内部，于沟槽内部的该金属层与磊晶半导体层侧壁的间形成肖特基接触。

其中，该基板及磊晶半导体层为N型半导体。

其中，该限流层为氧化物层或P型半导体层。

其中，介电层为氧化层。

有益效果：因为介电层具有介电性质，当施加逆向偏压时，电荷会累积在介电层中，因此磊晶半导体层临近介电层处形成一静电场，在此静电场作用下发生电场屏蔽效应，进而降低逆向漏电流。

附图说明：

图1是本发明表面电场屏蔽式肖特基二极管的剖面示意图；

图2是本发明表面电场屏蔽式肖特基二极管在顺向电压下的操作示意图；

图3是本发明表面电场屏蔽式肖特基二极管在逆向电压下的操作示意图；

图4是常用肖特基二极管的剖面示意图。

图中：1—基板、2—限流层、3—磊晶半导体层、4—介电层、5—金属层、

6—静电场、7—半导体基板、8—半导体层、9—氧化物层、10—金属层、

20—间隙、30—沟槽、80—沟槽。

具体实施方式：

下面结合附图对本发明作进一步描述。

此表面电场屏蔽式肖特基二极管包含一基板1、一限流层2、一磊晶半导体层3、一介电层4及一金属层5。

第一步、N型半导体材料掺杂形成基板。

参考图1，基板1为N型半导体材料形成，例如硅、锗，并掺杂有五价离子，例如砷、磷，因此在N型半导体基板1中形成多余的自由电子。

第二步、限流层以间隔方式形成在该基板表面，相邻限流层的间形成间隙；

限流层2以间隔方式形成在基板1表面，相邻的限流层2之间形成间隙20，该限流层2可为一氧化物层或一P型半导体层，以限制电子流可流动的路径。

第三步、磊晶半导体层填满各限流层之间的间隙且覆盖于部分限流层的表面，该磊晶层之间形成有沟槽，各沟槽向下延伸至未被磊晶层覆盖的限流层的顶部；