[发明专利]具有双输入缓冲器切换功能的输入缓冲系统及其方法

说明书

技术领域

本发明是有关于一种输入缓冲系统及切换双输入缓冲器的方法，尤指一种具有双输入缓冲器切换功能的输入缓冲系统及切换双输入缓冲器的方法。

背景技术

请参照图1，图1是为背景技术说明输入缓冲器100的示意图。输入缓冲器100包括一或非门102及一反相器104。或非门102具有一第一输入端，用以接收一输入信号XCKE，一第二输入端，用以接收一启动信号ENB，及一输出端。反相器104具有一输入端，耦接于或非门102的输出端，及一输出端，用以输出一信号CKEI。当启动信号ENB是为逻辑高电位时，反相器104的输出端输出的信号CKEI和输入信号XCKE同相，亦即输入信号XCKE是为逻辑高电位时，而信号CKEI亦为逻辑高电位；反的亦然。另外，输入缓冲器100仅在输出的信号CKEI由逻辑高电位转变为逻辑低电位，或由逻辑低电位转变为逻辑高电位时，才会消耗电能。

然而，输入缓冲器100的信号CKEI由逻辑高电位转变为逻辑低电位，或由逻辑低电位转变为逻辑高电位所需的时间并不相同。因此，如果信号CKEI应用于同步动态随机存储器(SDRAM)的自更新(self refresh)功能时，当同步动态随机存储器进入自更新时，设定时间(set up time)可能会有问题。

发明内容

本发明的一实施例提供一种具有双输入缓冲器切换功能的输入缓冲系统。该输入缓冲系统包括一第一输入缓冲器、一第二输入缓冲器及一多工器(multiplexer)。该第一输入缓冲器是用以于一输入信号的逻辑高电位输出一第一信号，且于该输入信号的逻辑低电位时关闭；该第二输入缓冲器是用以于该输入信号的逻辑低电位输出一第二信号，且于该输入信号的逻辑高电位时关闭；及该多工器是耦接于该第一输入缓冲器及该第二输入缓冲器，用以根据一自更新信号，输出该第一信号或该第二信号。该第一输入缓冲器是一比较器。该第二输入缓冲器是一与非门。进一步包括：一第一反相器，耦接于该第一输入缓冲器与该多工器的间。进一步包括：一第二反相器，耦接于该第二输入缓冲器与该多工器的间。

本发明的另一实施例提供一种切换双输入缓冲器的方法。该方法包括对一第一输入缓冲器和一第二输入缓冲器输入一逻辑高电位，以使该第一输入缓冲器输出一第一信号；对该第一输入缓冲器及该第二输入缓冲器输入一逻辑低电位，以关闭该第一输入缓冲器，且使该第二输入缓冲器输出一第二信号；及一多工器根据一自更新信号，于对该第一输入缓冲器及该第二输入缓冲器输入该逻辑高电位时，输出该第一信号，且于对该第一输入缓冲器及该第二输入缓冲器输入该逻辑低电位时，输出该第二信号。该第一输入缓冲器通过一第一反相器产生该第一信号。该第二输入缓冲器通过一第二反相器产生该第二信号。

本发明提供一种具有双输入缓冲器切换功能的输入缓冲系统及切换双输入缓冲器的方法。该输入缓冲系统及切换双输入缓冲器的方法是利用一第一输入缓冲器于一输入信号为逻辑高电位时，输出具有该逻辑高电位的一第一信号，一第二输入缓冲器于该输入信号为逻辑低电位时，输出具有该逻辑低电位的一第二信号。然后，一多工器于该输入信号为逻辑高电位时，输出该第一信号，于该输入信号为逻辑低电位时，输出该第二信号。因此，本发明所提供的输入缓冲系统，其输出的信号由该逻辑高电位转变为该逻辑低电位，或由该逻辑低电位转变为该逻辑高电位所需的时间相同。如此，本发明所提供的输入缓冲系统应用于同步动态随机存储器(SDRAM)的自更新功能时，当同步动态随机存储器进入自更新时，同步动态随机存储器的设定时间(setup time)不会出差错。

附图说明

图1是为背景技术说明输入缓冲器的示意图。

图2是为本发明的一实施例说明具有双输入缓冲器切换功能的输入缓冲系统的示意图。

图3是为本发明的另一实施例说明具有双输入缓冲器切换功能的输入缓冲系统的示意图。

图4是为本发明的另一实施例说明具有双输入缓冲器切换功能的输入缓冲系统的示意图。

图5是为本发明的另一实施例说明具有双输入缓冲器切换功能的输入缓冲系统的示意图。

图6是本发明的另一实施例说明一种切换双输入缓冲器的方法的流程图。

图7是本发明的另一实施例说明一种切换双输入缓冲器的方法的流程图。

图8是本发明的另一实施例说明一种切换双输入缓冲器的方法的流程图。

图9是本发明的另一实施例说明一种切换双输入缓冲器的方法的流程图。

【主要元件符号说明】

100  输入缓冲器                 102  或非门