[发明专利]一种用于固态硬盘的闪存控制器

说明书

技术领域

本发明涉及一种微电子技术领域，具体地说是一种用于固态硬盘的闪存控制器。

背景技术

随着NAND闪存的广泛应用，固态硬盘(英文：solid state disk，缩写SSD)也逐渐为大家所熟悉，与传统的机械硬盘相比，固态硬盘有启动快，读写数据速度快，不怕碰撞震动，无噪声，功耗低等优点。但其也存在很多不足，比如成本高，擦除次数有限等，所以为了提高SSD的寿命，我们会在SSD中增加一个逻辑地址到物理地址的映射表，同时采用磨损均衡的策略。因为SLC(Single Level Cell单层单元)结构的NAND闪存成本相对较高，所以MLC(Multi-Level Cell多层单元)结构的闪存得到了更广泛的应用，但是MLC结构的闪存存储数据信息的时候容易出现错误，所以就要求NAND闪存控制器要有能对一定的错误数据纠正的能力，而目前BCH(Bose、Ray-Chaudhuri与Hocquenghem的缩写)算法在纠正多位数据错误上有着其自己的优势。BCH码是用于校正多个随机错误模式的多级、循环、错误校正、变长数字编码。

另外NAND闪存的擦除时间和写入时间相对读操作来说要慢很多，所以很多NAND闪存厂商提供了一些可以提高NAND闪存速度的命令，比如two-plane的命令，再有就是不同厂商的NAND闪存的指令和时序会有所不同，需要闪存控制器能够支持不同厂商的NAND闪存。

具有纠错能力且能支持不同厂商的闪存控制器是目前迫切需要的。

发明内容

本发明的技术任务是提供一种具有纠错能力且能支持不同厂商的一种用于固态硬盘的闪存控制器。

本发明的技术任务是按以下方式实现的，包括SRAM控制器、数据缓冲区、寄存器控制器、配置和状态寄存器、子通道控制器、ECC硬件纠错逻辑、检验模块、带外数据处理模块、NAND闪存接口，SRAM控制器连接控制数据缓冲区；SRAM控制器连接ECC硬件纠错逻辑，ECC硬件纠错逻辑连接NAND闪存接口；寄存器控制器连接控制配置和状态寄存器，配置和状态寄存器连接子通道控制器，配置和状态寄存器连接NAND闪存接口；检验模块连接带外数据处理模块，带外数据处理模块连接NAND闪存接口。

数据缓冲区为4个4K字节的数据缓冲区。

ECC硬件纠错逻辑可以支持1K数据中8/12/16/24bit可配置的BCH硬件纠错。

本发明的一种用于固态硬盘的闪存控制器通过NAND闪存接口连接至NAND闪存芯片。

SRAM控制器是用来对4个数据缓冲区操作用的，4个4K字节的数据缓冲区可以接收来自SATA控制器的数据，同时也是对NAND闪存操作时的数据缓冲区。ECC硬件纠错逻辑主要是针对MLC结构的NAND闪存在存储数据的时候容易发生错误而设计的，他支持1K字节中8/12/16/24比特的纠错，我们可以在闪存控制器相应的寄存器控制器中进行配置。本发明与SATA或者其他控制器之间的高速数据传输是在DMA控制器的调度下通过AHB总线来实现的，所以本发明的内部接口是AHB接口。子通道控制器主要是负责对4个4K字节的数据缓冲区的调度。

另外在我们可以在本发明的配置和状态寄存器中配置其支持对NAND闪存芯片的two-plane操作，调整发送给NAND闪存芯片的微指令，根据不同的NAND闪存芯片调整相应的时序信息等。

带外数据(OOB)处理模块和校验模块(CRC)，是为了硬件加速固态硬盘映射表的重建而设计的。其中每一个NAND闪存物理页中带外数据处理模块中存放着其对应的映射信息和功能信息，我们需要的就是其映射信息用来建立固态硬盘的映射表，从而达到提高固态硬盘寿命的要求，正常情况下我们要把NAND闪存芯片中每个物理页中的信息读出来，然后根据带外数据处理模块中的信息建立映射表，但是集成带外数据处理模块处理模块后我们就可以直接读出里面的映射信息，为了防止带外数据处理模块的信息错误，我们加入了校验模块，如果校验模块校验出错，我们再把整个物理页读出来，通过ECC硬件纠错逻辑把数据错误位纠正过来，如果校验模块通过，我们则可以省掉一个物理页数据传输的时间和ECC硬件纠错逻辑校验的时间，从而大大缩短了固态硬盘重建映射表的时间。

本发明的一种用于固态硬盘的闪存控制器读写操作的流程，具体的过程如下：