[发明专利]视频解码应用中动态存储器的低功耗编码方法

说明书

技术领域

本发明涉及集成电路设计技术领域，特别涉及一种视频解码应用中动态存储器的低功耗编码方法。

背景技术

随着互联网，通信技术、数字多媒体业务的高速发展，人们对于视频的需求越来越大，如：数字电视，手机视频，视频会议，视频监控等等。思科的分析预测报告提出到2014年，视频总量将突破全球消费者流量的91％。并且人们对视频应用在图像质量和临场感方面提出了更高的要求，目前视频处理正向高清和三维立体发展，视频处理在复杂度和数据量上正在急剧增加。

随着集成电路的迅速发展，视频处理器的计算能力得到了很大的提升，但在存储器的发展上速度却相对比较缓慢。嵌入式视频处理需要增大存储来支持视频处理中大数据量的读取和存储操作，存储成为视频处理中的瓶颈，特别是在嵌入式应用中，功耗是一个设计的关键因素，降低存储功耗是整这个嵌入式视频处理中的重要问题。

在视频解码处理中，需要对参考帧进行存储，参考帧的数据量巨大，若存储在片上SRAM(静态RAM)将导致巨大的面积和功耗的开销。一般采用片外存储器对参考帧数据进行存储，且大量数据在处理单元和片外存储器之间进行传输，片外存储器功耗在整个视频解码功耗占很大比重。

片外存储器普遍采用SDRAM(Synchronous Dynamic RandomAccess Memory，同步动态随机存储器)，SDRAM的基本结构如图1所示。SDRAM采用多块(bank)的结构，各块共享数据和地址I/O端口，其中每个块包括行地址解码器和列地址解码器，灵敏放大器(S-AMP)和电容式存储的阵列，数据存储在电容上。

SDRAM的操作包含读/写访问，刷新，行激活和预充电等主要操作。SDRAM的功耗主要是动态功耗，动态功耗主要包含行激活，读写访问和预充电操作中的功耗。目前有很多方法用于降低SDRAM各种操作下的动态功耗，其中嵌入式数据压缩是一个比较有效的方法，主要是分析视频数据的冗余，对数据进行压缩减少数据访问次数，从而达到减少动态功耗的目标。这种方法实现相对复杂，集成到视频处理中，需要对整个系统的时序和控制进行修改，目前急需一种简单高效的方法。

SDRAM存储器是由基本单元阵列构成，通过基本单元中电容上存储的电荷来区分‘0’和‘1’，当需要存储的数据不同时，操作过程中的功耗也不一样。存储器的基本单元如图1所示，它可分为三个部分：NMOS的开关，灵敏放大器，电容。行地址线和列地址线控制NMOS的门，从而控制电容的选通，完成相应的充放电操作。当处于读/写操作模式，行地址线和列地址线使NMOS晶体管选通，比特数据线与电容通过灵敏放大器连通。当数据位为‘1’，电容需要通过灵敏放大器根据读/写操作进行充放电。相反数据位为‘0’时，不需要进行充放电操作。由于存储单元存在漏电流，电容上存储的电荷会泄漏。当存储的数据为‘1’，需要刷新操作保持存储数据，而‘0’数据不存在电荷的损失。除此之外，读/写访问后还需要预充电操作，预充电主要是数据重写的，因此，如果存储的数据是‘1’，电容需要进行充放电操作。可以看出数据‘1’在读/写操作，预充电和刷新上需要功耗，而数据‘0’几乎没有功耗，并且读/写操作和刷新是SDRAM功耗的主要来源，减少了数据中‘1’的数目可以大大节省SDRAM的功耗。因此可以充分利用SDRAM存储器不同存储内容下功耗不同的特性进行有效的低功耗设计。

发明内容

(一)要解决的技术问题

本发明要解决的技术问题是：如何提供一种简单、有效、低功耗的SDRAM的编码结构。

(二)技术方案

为解决上述技术问题，本发明提供了一种视频解码应用中动态存储器的低功耗编码方法，包括以下步骤：

S1，计算视频解码后的解码图像与视频编码前的原图像之间的误差分布数据、所述解码图像和原图像的图像质量数据，同时分别计算将所述解码图像的8比特数据的最末位置“1”和置“0”后的图像的质量数据及其与所述原图像之间的误差分布数据；

S2，以所述解码图像的8比特数据为基本单位，计算基本单位中“1”的数目；

S3，根据所述基本单位中“1”的数目对所述解码图像进行编码；

S4，读取输出的编码数据，根据编码数据最末位的标志位对该编码数据进行解码，同时根据步骤S1的计算结果确定解码后的数据的最末位是置“1”还是置“0”。