[发明专利]一种高端容错计算机系统及实现方法

权利要求书

1.一种高端容错计算机系统，其特征在于，包括N个单结点原型验证系统和M个交叉开关互联路由器芯片组，每个所述交叉开关互联路由器芯片组均用于实现所述N个单结点原型验证系统之间互联，各所述交叉开关互联路由器芯片组之间不做转接，M，N均为大于等于2的正整数，其中：

所述单结点原型验证系统包括：

计算板，为一4路紧耦合计算板；

芯片验证板，包括2个结点控制器芯片组，其中：每一结点控制器芯片组包括2个现场可编程门阵列(FPGA)芯片，共同承载1个结点控制器的逻辑；

互联板，包括2个FPGA芯片，其中：每个FPGA芯片提供一个高速互联端口，用于实现所述计算板中的2路与1个所述结点控制器芯片组之间的协议互联。

2.如权利要求1所述的系统，其特征在于：

所述4路紧耦合计算板包括4个CPU，所述4个CPU内部互联，彼此共享存储器；

所述N个单结点原型验证系统中的各CPU之间经所述交叉开关互联路由器芯片组彼此互联，共享存储器。

3.如权利要求1所述的系统，其特征在于：

所述结点控制器的逻辑包括：高速缓冲存储器(Cache)一致性控制和互联网络接口控制。

4.如权利要求1所述的系统，其特征在于：

所述芯片验证板具有网络接口(NI)；

所述多个单结点原型验证系统经各自的芯片验证板上的NI接口与所述交叉开关互联路由器芯片组相连。

5.如权利要求1-4中任何一项所述的系统，其特征在于：

N的取值为8；

M的取值为4。

6.一种高端容错计算机系统的实现方法，其特征在于，包括：

选择计算板，所述计算板为一4路紧耦合计算板；

选择芯片验证板，所述芯片验证板包括2个结点控制器芯片组，其中：每一结点控制器芯片组包括2个现场可编程门阵列(FPGA)芯片，共同承载1个结点控制器的逻辑；

选择互联板，所述互联板包括2个FPGA芯片，其中：每个FPGA芯片提供一个高速互联端口，用于实现所述计算板中的2路与1个所述结点控制器芯片组之间的协议互联；

将所述计算板中的2路经所述互联板中的1个FPGA芯片连接至所述计算板中的一个结点控制器芯片组，将所述计算板中的另外2路经所述互联板中的另外1个FPGA芯片连接至所述计算板中的另外一个结点控制器芯片组，从而组成一个单结点原型验证系统；

将N个所述单结点原型验证系统中的每一个单结点原型验证系统分别与M个交叉开关互联路由器芯片组中的每一个交叉开关互联路由器芯片组相连，各交叉开关互联路由器芯片组之间不做转接，任意一个交叉开关互联路由器芯片组实现与其连接的N个所述单结点原型验证系统内部互联，以构成一个N结点4*N路系统；M，N均为大于等于2的正整数。

7.如权利要求6所述的方法，其特征在于：

所述4路紧耦合计算板包括4个CPU，所述4个CPU内部互联，彼此共享存储器；

所述N个单结点原型验证系统中的各CPU之间经所述交叉开关互联路由器芯片组彼此互联，共享存储器。

8.如权利要求6所述的方法，其特征在于：

所述结点控制器的逻辑包括：高速缓冲存储器(Cache)一致性控制和互联网络接口控制。

9.如权利要求6所述的方法，其特征在于：

所述芯片验证板具有网络接口(NI)；

在将所述N个所述单结点原型验证系统互联时，是将所述N个单结点原型验证系统经各自的芯片验证板上的NI接口与所述交叉开关互联路由器芯片组相连。

10.如权利要求6-9中任何一项所述的方法，其特征在于：

N的取值为8；

M的取值为4。