[发明专利]一种在微电子或光电子芯片上的光刻胶沉积的方法

说明书

技术领域

本发明涉及一种在微电子或光电子芯片上的光刻胶沉积的方法。

背景技术

在半导体行业，出于时间和成本的考虑，许多微电子芯片是采用多项目晶圆(Multi Project Wafer)拼版实现的，芯片面积比较小；同时在研究领域，很多光电子芯片面积也较小，它们的尺寸甚至会小于5mm×5mm。在这样的小芯片上进行半导体加工是一个很大的挑战。在半导体加工中的关键步骤-光刻，主要是通过甩胶的方式将光刻胶涂布在芯片上。这样的方式会在片子边缘形成很厚很宽的胶边。胶边覆盖住内部的图案，会造成光刻和显影的不均匀。内部的像素由于胶较薄，曝光和显影都比较充分，可以形成良好的光刻胶图案。但边缘处由于光刻胶较厚，曝光和显影会出现不完全的现象，不能形成图案，从而造成边缘处工艺失效。为了解决这个问题，通常是在边缘处留出一定的空白不进行加工，这样会造成材料的浪费。特别是对于小芯片，利用率更低，材料浪费严重。为解决这个问题，我们发明了使用专用甩胶套进行光刻胶沉积的方法。

发明内容

本发明为克服以上不足而提供一种使用专用甩胶套在微电子或光电子芯片上进行光刻胶沉积的方法。

为达到本发明的目的，这种在微电子或光电子芯片上的光刻胶沉积的方法，包括以下步骤：

1)选取与芯片厚度一致的基片；

2)在基片上沉积硬掩膜层；

3)在硬掩膜层上沉积光刻胶，用芯片作为掩膜，使用光刻技术在光刻胶上光刻出中央开口的图形；

4)使用腐蚀液腐蚀掉与光刻胶中央开口部分对应的硬掩膜层，形成带第一通孔的硬掩膜层，第一通孔与芯片的大小一致；

5)使用刻蚀设备对基片进行深刻蚀，将基片刻穿，得到大小及高度与芯片一致的第二通孔；

6)将带有第二通孔的基片上的光刻胶和硬掩膜层去除，至此得到甩胶套；

7)将芯片放入甩胶套中央的第二通孔；

8)将装有芯片的甩胶套固定在支撑薄膜上，并将支持薄膜固定在甩胶机上；

9)将光刻胶滴在芯片表面并充分扩散，待充分填充芯片与甩胶套之间的间隙后，启动甩胶机进行甩胶，得到芯片表面厚度均匀的光刻胶。

硬掩膜层的沉积方法是等离子体增强化学气相淀积或微波电子回旋共振-化学气相沉积。

刻蚀技术是感应耦合等离子体刻蚀或反应离子刻蚀或湿法刻蚀或等离子刻蚀。

基片是硅片或塑料片或石英玻璃片。选用硅片时，硬掩膜层材料是二氧化硅；硅片在300μm～400μm二氧化硅硬掩膜层厚度是2～5μm；腐蚀液是氢氟酸。

支撑薄膜是粘性薄膜，甩胶套粘贴在支撑薄膜上。

本发明的优点在于，可以在小面积微电子或者光电子芯片上沉积厚度大于10微米的光刻胶，能够有效减少光刻胶边的厚度，提高芯片面积的利用率，并增加后续工艺的完整性，实现对这种芯片的半导体加工；除此外，该工艺操作实现简单，在提高甩胶质量的同时也有效控制了工艺制造成本，可行性高。

附图说明

图1是本发明实施例1专用甩胶套的制作流程图。

图2是实施例2专用甩胶套的制作流程图。

图3是使用专用甩胶套进行甩胶过程图。

图4是芯片使用/不使用甩胶套光刻胶形貌的对比图。

图5是测量图4光刻胶胶边形貌数据曲线图。

图6是图4所示芯片进行铟柱沉积和剥离以后的芯片形貌对比图。

图7是在芯片上沉积铟柱阵列局部示意图。

具体实施方式

下面将结合附图用实施例对本发明进一步说明：

这种在微电子或光电子芯片上的光刻胶沉积方法具体包括专用甩胶套的制作和使用专用甩胶套进行甩胶两大模块。专用甩胶套模块分别可实行以下两种实施例：

实施例1

本实施例的专用甩胶套的制作流程如图1所示，首先选取和芯片4厚度一致的基片1，这里选择硅片作为基片1；在基片1上使用等离子体增强化学气相淀积或微波电子回旋共振-化学气相沉积法沉积硬掩膜层2，选用二氧化硅作为硬掩膜层2的材料；接着在硬掩膜层2上沉积光刻胶3，用芯片4作为掩膜，使用光刻技术在光刻胶3上光刻出中央开口的图形；使用腐蚀液腐蚀掉与光刻胶3中央开口部分5对应的硬掩膜层2，形成带第一通孔6的硬掩膜层2，第一通孔6与芯片4大小一致，腐蚀液是氢氟酸；使用丙酮将光刻胶3去除，利用硬掩膜层2作为掩膜应用刻蚀技术对硅片1进行深刻蚀，将基片1刻穿，得到大小及高度与芯片4一致的第二通孔7，刻蚀技术是感应耦合等离子体刻蚀或反应离子刻蚀或湿法刻蚀或等离子刻蚀；将带第二通孔7的硅片1上的硬掩膜层2去除，至此得到甩胶套8。

实施例2