[发明专利]一种设有PIP电容的混合模式MOS管器件的制作方法

说明书

技术领域

本发明涉及半导体器件技术领域，尤其涉及一种设有PIP电容的混合模式MOS管器件的制作方法。

背景技术

设有PIP(polysilicon-insulator-polysilicon，多晶硅-介电层-多晶硅)电容的混合模式(Mix-mode)MOS(Metal Oxide Semiconductor，金属-氧化物-半导体)管器件，在互补金属-氧化物-半导体(CMOS，Complementary MOS)等半导体电路中得到了广泛的应用，通常用于防止模拟电路发射噪声和频率调制。

图1为现有技术中，设有PIP电容的混合模式MOS器件的一种截面结构示意图。如图1所示，这种混合模式MOS管，包括衬底1，在衬底1上形成有阱区2和阱区3，在阱区2和阱区3之上选择性地形成有场氧化层4，通过场氧化层定义出有源区。阱区2的有源区内分别设置有多晶硅栅极9、漏极5-1、源极5-2和轻掺杂漏极注入LDD(LightDoped Drain)区6，多晶硅栅极9的两侧设置有侧壁氧化层7，多晶硅栅极9下设置有栅极氧化层8，PIP电容位于阱区3之上的场氧化层4上，包括多晶硅下极板10，介电层11和多晶硅上极板12。

现有技术中，在设有PIP电容的混合模式MOS器件的制作过程中，PIP电容的多晶硅下极板10和多晶硅栅极9通过光刻和刻蚀工艺同时形成，之后，形成介电层11和多晶硅上极板12。这样，形成PIP电容的多晶硅上极板12时，多晶硅下极板10和多晶硅栅极9已经形成。由于多晶硅下极板10和多晶硅栅极9与衬底1表面具有台阶，形成多晶硅上极板12时，多晶硅下极板10和多晶硅栅极9的侧壁处易出现多晶硅的残留，残留下的多晶硅会变相增大MOS管的沟道长度，从而影响器件的电流等性能参数。

发明内容

本发明的实施例的主要目的在于，提供一种设有PIP电容的混合模式MOS管器件的制作方法，能够有效避免器件制作过程中，形成PIP电容时的多晶硅残留。

为达到上述目的，本发明的实施例采用如下技术方案：

一种设有PIP电容的混合模式MOS管器件的制作方法，包括：

在形成所述MOS管的栅极氧化层之后，沉积第一多晶硅薄膜；

在所述第一多晶硅薄膜上，生长介电层薄膜；

在所述介电层薄膜上，沉积第二多晶硅薄膜；

对所述第二多晶硅薄膜和所述介电层薄膜进行构图工艺，通过所述构图工艺，形成所述多晶硅-介电层-多晶硅PIP电容的多晶硅上极板和介电层；

对所述第一多晶硅薄膜进行构图工艺，通过所述构图工艺，形成所述PIP电容的多晶硅下极板和所述MOS管的多晶硅栅极。

采用了上述技术方案后，本发明实施例提供的设有PIP电容的混合模式MOS管器件的制作方法，对所述第二多晶硅薄膜进行构图工艺形成多晶硅上极板时，能够有效避免第二多晶硅薄膜的残留，进而保证器件的性能。

附图说明

为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。

图1为现有技术中设有PIP电容的混合模式MOS器件的一种截面结构示意图；

图2为本发明实施例的制作方法的一种工艺流程图；

图3为本发明实施例的制作方法中多晶硅上极板和多晶硅下极板的一种相对位置示意图；

图4为本发明实施例的制作方法中需要避免的多晶硅上极板和多晶硅下极板的相对位置示意图；

图5为本发明实施例的制作方法的另一种工艺流程图；

图6为与图5所示的工艺流程图所对应的工艺效果图。

具体实施方式

下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

本发明实施例提供了一种设有PIP电容的混合模式MOS管器件的制作方法，如图2所示，包括：

S11，形成MOS管的栅极氧化层；

S12，沉积第一多晶硅薄膜；

此第一多晶硅薄膜用于形成所述混合模式MOS管器件中MOS管的多晶硅栅极和PIP电容的多晶硅下极板；