[发明专利]开关电容放大器

说明书

技术领域

本发明涉及开关电容放大器。

背景技术

说明现有的开关电容放大器。图3是示出现有的开关电容放大器的电路图。图4是示出现有的开关电容放大器的动作的时序图。

这里，在采样时，控制电路60将时钟信号Φ1控制在低电平。因此，开关43及开关45至46截止。控制电路60将时钟信号Φ2控制在高电平。因此，开关42、开关44与开关47导通。于是，输入电压VIN被输入，从而输入电压VIN被电容48采样。这里被采样的输入电压VIN被按照电容48与电容值比电容48的电容值小的电容49的电容比放大，内部放大器41将输出电压VOUT输出。因该输出电压VOUT而产生的电荷被充电到电容50中。

另外，在保持时，控制电路60将时钟信号Φ1控制在高电平。因此，开关43及开关45至46导通。控制电路60将时钟信号Φ2控制在低电平。因此，开关42、开关44与开关47截止。于是，不存在通过电容49的内部放大器41的负反馈通路，而形成通过电容50的内部放大器41的负反馈通路。因此，基于采样时的输出电压VOUT的电压，因采样时被充电到电容50的电荷而得以保持。

开关电容放大器交替地重复采样状态与保持状态来动作，由于在采样状态与保持状态下没有因内部放大器41的偏置电压而产生的电荷的移动，内部放大器41的偏置电压难以影响输出电压VOUT(例如参考专利文献1)。

[专利文献1]美国专利第4543534号说明书

在从保持状态转移到采样状态时，设输入电压VIN比基准电压VREF低、输出电压VOUT比基准电压VREF高。如上述采样时那样，时钟信号Φ2成为高电平，在开关42导通时，由于电压V1从基准电压VREF降低至输入电压VIN，故电容48放电。另外，时钟信号Φ2成为高电平，在开关44导通时，由于电压V2从基准电压VREF急剧地升高到输出电压VOUT，电容49急剧地被充电。

此时，尽管电容48的电容值比电容49的电容值大，但为了减少噪声对内部放大器41的影响，无法设计电路使得输入开关42的尺寸变大以与电容48的电容值的大小相对应，故电容48的放电速度会比电容49的充电速度慢，从而存在电容48与电容49的充放电时间差。因此，在从保持状态向采样状态转移时，若电压V2急剧地升高至输出电压VOUT，则电压Vs也因电容49的电容耦合而急剧地升高。于是，由于内部放大器41的反相输入端子的电压Vs急剧地升高，如图4所示，输出电压VOUT急剧地降低。因此，输出电压VOUT不稳定。

此外，在输入电压VIN比基准电压VREF高、输出电压VOUT比基准电压VREF低的情况下，输出电压VOUT同样地不稳定。

发明内容

本发明是以上述课题为鉴而作出的，提供能输出稳定的输出电压的开关电容放大器。

本发明为了解决上述课题而提供一种开关电容放大器，其特征在于，包括：输入电容；输入开关，设置在开关电容放大器的输入端子与上述输入电容之间；输出电容，其电容值比上述输入电容的电容值小；输出开关，设置在上述输出电容与开关电容放大器的输出端子之间；内部放大器，按照上述输入电容与上述输出电容的电容比放大输入电压并将输出电压输出；保持电容，被因上述输出电压而产生的电荷充电；以及控制电路，控制上述输入开关及上述输出开关，以在采样时，从上述输入开关导通开始经过既定时间后使上述输出开关导通。

(发明的效果)

在本发明中，由于开关电容放大器能使输入电容与输出电容无充放电时间差的方式动作，故在从保持状态向采样状态转移时，即使例如输出电容的一端的电压急剧地升高到开关电容放大器的输出电压，输出电容的另一端的电压也不会急剧地升高。即，对内部放大器的输入电压不会急剧地升高。因此，由于内部放大器的输出电压稳定，开关电容放大器的输出电压也稳定。

附图说明

图1是示出本发明的开关电容放大器的电路图。

图2是示出本发明的开关电容放大器的动作的时序图。

图3是示出现有的开关电容放大器的电路图。

图4是示出现有的开关电容放大器的动作的时序图。

具体实施方式

以下参考附图来说明本发明的实施方式。

首先，说明开关电容放大器的结构。图1是示出开关电容放大器的电路图。

开关电容放大器具有内部放大器11、输入开关12、开关13、输出开关14、开关15至17、输入电容18、输出电容19、保持电容20以及控制电路30。