[发明专利]室温单电子晶体管的制备方法

说明书

技术领域

本发明涉及一种单电子晶体管的制备方法，尤其涉及一种基于纳米粒子分散及精确定位的室温单电子晶体管制备方法，属于纳米制造领域。

背景技术

纳米电子学技术(nanoelectronics)作为国家中长期科学和技术发展规划纲要中明确重点部署的重大科学研究内容之一，具有非常重要的意义。在现代信息社会中，信息的获取、放大、存储、处理、传输、转换和显示，都离不开电子学的发展。电子学技术未来的发展，将以“更小，更快，更冷”为目标。“更小”是进一步提高芯片的集成度，“更快”是实现更高的信息运算和处理速度，而“更冷”则是进一步降低芯片的功耗。只有在这三方面都得到同步的发展，电子学技术才能取得新的重大突破。要实现这一目标，电子器件的尺寸将必然进入纳米技术的尺度范围，而单电子晶体管将是逻辑器件发展的最终目标。单电子晶体管具有尺寸小、速度快、功耗低、可大规模集成等优点，可用于单电子存储器、逻辑电路、电流/电阻/温度标准，微波或红外探测器等各种应用环境，具有十分广阔的应用前景。

典型的单电子晶体管(single electron transistor)基本结构包括两个电极(源极和漏极)，通过隧穿势垒与两个电极耦合的量子点(库仑岛)，以及与该量子点电容耦合的栅极。它能够在纳米尺度下实现逻辑操作，是基于库仑阻塞效应和单电子隧道效应的新型纳米电子器件。单电子晶体管能够控制单个电子一个接一个的通过量子点从源端隧穿至漏端，且与金属氧化物半导体(metal oxidesemiconductor，MOS)器件功能类似，能够在纳米尺度实现逻辑功能。与目前一般的存储器存储元相比(大约包含了20万个电子)，单电子晶体管每个存储元只包含一个或少量电子，因此它将大大降低功耗，提高集成电路的集成度，在未来纳米集成电路中将扮演非常重要的角色。研究表明如果将量子点阵列作为单电子晶体管结构中的库仑岛，必须使量子点的尺寸小于10纳米，才有可能实现室温的单电子晶体管器件；当量子点尺寸小于5nm，就能保证单电子晶体管在常温下正常工作。

目前可用于单电子晶体管制作的常用的微纳加工技术主要有以下几种：1)光学曝光技术；2)电子束曝光技术；3)聚焦离子束加工技术；4)扫描探针加工技术；5)纳米压印技术。上述的加工技术都可归为传统的加工技术，虽然经历了50多年的发展历史，但基本的加工方式并无太大变化，仍旧是一种“自上而下”(top-down)的加工方式。该加工方式最终受限于加工工具的能力：光刻工具或刻蚀设备的分辨能力。随着加工尺度的缩小，传统纳米加工技术的成本越来越高，到了10nm以下的结构尺寸，传统的加工手段已无能为力，而基于分子自组装的纳米加工技术作为一种补充或者替代受到微纳加工业界的关注，该加工手段具有加工尺度远小于传统纳米加工所能实现的结构尺寸及成本低的优势，因而被认为是包括纳电子学等未来技术发展中的重要纳米制造手段之一。

专利号为US6,984,845的发明专利公开了基于纳米粒子制作的单电子晶体管，纳米粒子采用物理或化学的方法制备，然后喷射到源极和漏极之间作为量子点，这样形成的量子点排列不规则。专利号为US7,067,341的发明专利公开了基于金属纳米团簇电迁移的单电子晶体管制备方法，该方法在源极和漏极之间施加电压，在电场力的作用下使纳米粒子落在源极与漏极之间形成量子点。该方法难以有效的控制纳米结构的有序排列，且不适用大规模集成制作性质高度一致的单电子晶体管。

发明内容

针对现有技术中的诸多缺陷，本发明提出了一种室温单电子晶体管的制备方法，其可精确便捷的实现纳米结构的有序排列，适于大规模制备单电子晶体管。

为实现上述发明目的，本发明采用了如下技术方案：

一种室温单电子晶体管的制备方法，其特征在于，该方法为：

在衬底表面上加工形成单电子晶体管的源极、漏极和栅极，并令该衬底表面上的电极区域和非电极区域分别负载异种电荷，从而在衬底上形成静电漏斗结构；

至少将该衬底表面置于纳米粒子的分散液中，令纳米粒子在静电漏斗的引导下排布在单电子晶体管的源极与漏极之间；

对衬底进行干燥处理，并在该衬底表面上覆设绝缘层。

优选地，该方法可包括如下步骤：

采用微加工工艺在衬底表面上制成单电子晶体管的源极，漏极和栅极；

分别采用第一试剂和第二试剂修饰该衬底表面上的电极区域以及非电极区域，令该电极区域和非电极区域分别负载异种电荷，从而在衬底上形成可引导纳米粒子精确定位的静电漏斗结构；