[发明专利]用于生成具有随机抖动的波峰因数仿真的波形测试信号的设备和方法

说明书

背景技术

在高速串行系统(HHS)中，接收器(receiver)的一个性能测量是比特误差率或误码率。接收器的比特误差率性能将取决于接收信号中的总抖动，该接收信号中的总抖动是确定性抖动和随机抖动二者的结合。抖动对HSS系统中的比特误差率具有显著的影响，超过每秒吉比特比率。一般地，HHS系统中的发射器(transmitter)输出经由缆线(cable)和底板耦合至接收器的微分信号。微分信号被耦合至均衡器，该均衡器包括比较器，该比较器将微分信号转换成单端(single-ended)信号。单端信号被耦合至时钟恢复电路，该时钟恢复电路基于引入的波形逻辑过渡(transition)的定时制作数据率时钟信号。结果得到的时钟包括在数据上的低频抖动。恢复的时钟设置充当高通抖动滤波器的判定电路的定时。

确定性抖动具有相关分量(比如符号间干扰(ISI)、占空比失真(DCD)等)或者不相关分量(比如正弦抖动、某些形式的串扰等)。信号的确定性抖动容易由峰到峰值表征。符号间干扰引起抖动和电压噪声二者，该抖动和电压噪声在垂直和水平两个方向上引起眼闭(eye closure)。在数据率的有理分数(rational fraction)处出现符号间干扰，并且具有取决于传输路径的损耗特性的振幅。若干个标准(例如SATA、SAS、DisplayPort、RapidIO、USB3.0)需要正弦抖动将依据如图1中示出的模板而被应用。为了探查时钟恢复频率响应，在时钟恢复带宽之下和部分单位间隔之上应用多单位间隔(UI)振幅正弦抖动。

另一方面，信号的随机抖动可以仅由其统计特性表征，像其概率密度函数(PDF)、平均值和标准偏差。设计者利用随机抖动的标准偏差(西格马，sigma)，并且将它与确定性抖动组合以便获得信号的总抖动，从而验证系统抖动预算。根据随机抖动的PDF曲线上的采样点位置的比特误差率可被表述为从平均值(from mean)的西格马的倍数(the number of)(Nσ)(其中N是实数)。在这里，比特误差率被看作比特误差概率的近似估计。该方法可以演化(evolve)用于为给定的比特误差率估计抖动预算的理论模型。但是为了在试验上进行验证， 这需要具有给定抖动分量的信号的生成和评估比特误差率。典型地对于高斯PDF，在从平均值的14倍西格马处将出现10^-12的比特误差率。在这里，平均值是最坏情况的确定性抖动值。这在具有非常低的概率的PDF的尾端处出现。因此利用真实世界随机抖动，该事件将在非常长的时间之后出现。因此为了实际测量预期的比特误差率，不得不等待长的时间。

图2是根据对于6Gb/s串行ATA Gen-3应力信号的采样点时间延迟位置，针对比特误差率(BER)的抖动概率密度函数(槽形图表(bathtub polt))的累积分布函数。通过在由随机抖动引起的长平滑尾部(tail)之后的确定性抖动指示的高概率处的(inward)位移产生槽形曲线的结构。通过两条曲线之间的距离给出不同比特误差率处的眼开(eye-opening)，并且通过标称比特周期(bit period)减去比特误差率处的眼开给出总抖动(TJ)。

最重要的测试是在图2的虚线之上的高概率区域中，在这里，高概率低振幅随机抖动和有界的高概率抖动(也就是确定性抖动)占优势。高概率处的确定性抖动的影响、图2中大于10^-3的比特误差率、以及通常针对大于10^-5的比特误差率产生曲线中的大部分结构。例如，在刚刚大于正弦抖动振幅的时间延迟处，比特误差率将经历快速下降。应当在对应于最大的符号间干扰变化的时间延迟处预期比特误差率的类似突然下降。全部该结构都会在虚线之上的区域中出现。在更低的概率处，在虚线以下(小于10^-6的比特误差率)，无界的低概率随机抖动波动将它们的可预测不动摇平滑衰减给予曲线。

在图2中等于10^-12的比特误差率处的两个点10和12之间的距离给出最大顺应(compliant)接收器灵敏度。也就是，理想的接收器将具有由两个点10和12之间的距离给出的抖动裕度(margin)，并且以大大小于10^-12的比特误差率操作。如果接收器的判定电路中的设置和保持时间精确地是点10和12之间的距离，则接收器不具有裕度，并将以等于10^-12的比特误差率操作。如果设置和保持时间大于两个点10和12之间的距离，则接收器将以大于10^-12的比特误差率操作，并且测试失败。