[发明专利]一种处理器地址缓冲管理的实现装置及方法

权利要求书

1.一种处理器地址缓冲管理的实现装置，其特征在于，该装置包括：汇编器和处理器；其中，

所述汇编器，用于对地址自增值及边界设置指令进行编码时，运算得到中间值并将中间值封装到地址自增值及边界设置指令中；所述中间值为用于实现地址缓冲管理的地址自增或自减运算的数值；

处理器，用于对地址自增值及边界设置指令译码时获得所述中间值；执行load或store指令时，根据中间值进行地址自增或自减判断，实现地址缓冲管理。

2.根据权利要求1所述的装置，其特征在于，所述汇编器包括指令编码单元和指令封装单元；其中，

所述指令编码单元，用于在汇编器获得地址自增值及边界设置指令为setaa，<aa_inc>，[aa_start，aa_end]的情况下，根据地址增量寄存器的自增值或自减值aa_inc、地址缓冲尾边界的值aa_end和地址缓冲首边界的值aa_start进行运算，运算得到第一中间值aa_wrap和第二中间值aa_test；

所述指令封装单元，用于封装包含所述aa_inc、所述aa_wrap和所述aa_test的所述地址自增值及边界设置指令为二进制的指令机器码。

3.根据权利要求2所述的装置，其特征在于，所述处理器包括指令译码单元和自增或自减运算单元；其中，

所述指令译码单元，用于对所述地址自增值及边界设置指令译码时，从指令机器码中取出所述aa_inc、所述aa_wrap和所述aa_test；

所述自增或自减运算单元，用于执行load或store指令时，根据aa_inc、aa_wrap和aa_test进行地址自增或自减判断，实现地址缓冲管理。

4.根据权利要求3所述的装置，其特征在于，所述指令编码单元，进一步用于在aa_inc>0时为地址自增的情况下，

aa_inc具体为地址增量寄存器的自增值；

根据所述aa_inc、所述aa_end和所述aa_start运算得到第一中间值aa_wrap和第二中间值aa_test具体为：aa_wrap＝aa_inc-(aa_end-aa_start+1)；aa_test＝aa_inc-aa_end-1；或者，

所述指令编码单元，进一步用于在aa_inc<0时为地址自减的情况下，

aa_inc具体为地址增量寄存器的自减值；

根据所述aa_inc、所述aa_end和所述aa_start运算得到第一中间值aa_wrap和第二中间值aa_test具体为：aa_wrap＝aa_inc+(aa_end-aa_start+1)；aa_test＝aa_inc-aa_start。

5.根据权利要求4所述的装置，其特征在于，所述自增或自减运算单元，进一步用于获得所述aa_wrap和所述aa_test情况下，通过判断aa_inc和aa+aa_test值的符号位是否相等实现地址缓冲管理，相等时，aa＝aa+aa_wrap；不相等时，aa＝aa+aa_inc；其中，所述aa为当前地址寄存器的值。

6.一种处理器地址缓冲管理的实现方法，其特征在于，该方法包括：

汇编器对地址自增值及边界设置指令进行编码时，运算得到中间值并将中间值封装到地址自增值及边界设置指令中；所述中间值为用于实现地址缓冲管理的地址自增或自减运算的数值；

处理器对地址自增值及边界设置指令译码时获得所述中间值；执行load或store指令时，根据中间值进行地址自增或自减判断，实现地址缓冲管理。

7.根据权利要求6所述的方法，其特征在于，所述运算得到中间值具体包括：在汇编器获得地址自增值及边界设置指令为set aa，<aa_inc>，[aa_start，aa_end]的情况下，根据aa_inc、aa_end和aa_start进行运算，运算得到第一中间值aa_wrap和第二中间值aa_test。

8.根据权利要求7所述的方法，其特征在于，所述实现地址缓冲管理具体包括：对所述地址自增值及边界设置指令译码时获得所述aa_inc、所述aa_wrap和所述aa_test情况下，执行load或store指令时，根据所述aa_inc、aa_wrap和aa_test进行地址自增或自减判断，实现地址缓冲管理。