[发明专利]一种低功耗的两相结构多阶内插半带滤波器

说明书

技术领域

本发明属于数字集成电路技术领域，具体涉及一种低功耗的两相结构多阶内插半带滤波器。

背景技术

在通信系统、接口电路、软件无线电等应用领域中，需要对数字信号的采样频率进行转换，内插滤波器即完成的是对信号的升采样。内插半带滤波器以其优异的通带纹波，阻带衰减控制能力，广泛的应用于升采样电路中。图1为传统内插半带滤波器的结构原理图，该内插半带滤波器由升采样模块和抗镜像低通滤波器两部分组成，升采样模块对信号进行升采样，即在输入信号的两个相邻数值之间插入1个零值，提供2倍升采样；抗镜像低通滤波器主要用来滤除升采样过程中在频域中产生的镜像频谱。内插半带滤波器的通带纹波和阻带纹波相等，通带和阻带相对于二分之一奈奎斯特频率对称，其系数近一半为0，且系数具有偶对称性。由于系数为0的部分在运算过程中不消耗运算量，所以运算复杂度减少近一半。而且系数对称，可以通过共享硬件的方法减少乘法器模块。

如图2所示，以一传统折叠结构18阶内插半带滤波器为例。信号首先进入一个升采样模块进行2倍升采样，然后信号依次进入18个延迟寄存器。升采样模块输出数据与第十八延迟寄存器的输出数据输入第一加法器求和，然后将求和后的数据输入到第一个乘法器与滤波器的第一系数相乘；第二延迟寄存器的输出数据与第十六延迟寄存器的输出数据输入第二加法器求和，然后将求和后的数据输入到第二乘法器与滤波器的第三系数相乘；依次到第八延迟寄存器的输出数据与第十延迟寄存器的输出数据输入到第五加法器求和，然后将求和后的数据输入到第五个乘法器与滤波器的第九系数相乘；第九延迟寄存器的输出数据输入到第六乘法器与滤波器的第十系数相乘；对所有乘法器的输出数据求和，即得到最后内插半带滤波器的输出数据。

所有延迟寄存器的工作时钟为输入信号采样频率的两倍。对于18阶内插半带滤波器，折叠结构利用系数的对称性，共享了5个乘法器，减少了硬件开销，降低了功耗。但折叠结构的延迟寄存器，加法器，与乘法器均工作在升采样后的频率，其功耗较高。

Binming Luo、Yuanfu Zhao and Zongmin Wang在标题为An Area-efficient Interpolator Applied in Audio∑-ΔDAC(Third International IEEE Conference on Signal-Image Technologies and Internet-Based System，2010)的文章中公开了一种两相结构内插半带滤波器，图3为18阶两相结构内插半带滤波器的电路图。与传统折叠结构的内插半带滤波器相比，两相结构的升采样模块移动到电路的最后面，此时由于两相结构的特性，会需要两个升采样模块，同时两个升采样模块之间产生一个延迟间隔。两个升采样模块和一个延迟寄存器在功能上等同于一个多路选择器(MUX)，多路选择器的选择控制信号为升采样前的时钟信号。多路选择器的切换间隔相当于一个单位延迟间隔，所以升采样模块可被多路选择器替换，减少了硬件开销，降低了功耗。由于升采样模块的后移，两个乘法器间的延迟间隔由两个变为一个，总的延迟寄存器的数量减少为9个，节约了一半的延迟寄存器。同时滤波器中寄存器、加法器与乘法器仅工作在输入信号的采样频率上，而不是升2倍后的采样频率上，功耗相比折叠结构能较大的减少。

但是传统的两相结构内插半带滤波器没有充分考虑半带滤波器的系数特性，相对浪费了部分硬件开销，相应增加了一些不必要的功耗。

发明内容

本发明提供了一种低功耗的两相结构多阶内插半带滤波器，解决了传统两相结构内插半带滤波器硬件开销以及功耗相对较大的技术难题，进一步优化了功耗，降低了硬件开销，减少了总的逻辑运算量。

一种低功耗的两相结构多阶内插半带滤波器，包括m个延迟功能模块、一个多输入加法器和一个采样功能模块，m为大于等于1的自然数，n为阶数，且n＝4m+2。