[发明专利]半导体结构及其制造方法

权利要求书

1.一种半导体衬底的隔离结构，形成于半导体衬底上，包括：

隔离沟槽，嵌入于所述半导体衬底中；

介质层，填充于所述隔离沟槽中；

其特征在于，所述隔离沟槽的顶部具有第一宽度W1，所述隔离沟槽的底部具有第二宽度W2，W2＞W1。

2.根据权利要求1所述的隔离结构，其特征在于，1.1W1＜W2＜2W1。

3.根据权利要求1所述的隔离结构，其特征在于，1.2W1＜W2＜1.7W1。

4.一种半导体结构，形成于半导体衬底上，包括半导体器件和隔离结构，

所述半导体器件包括：栅堆叠和源/漏区，所述栅堆叠形成于所述半导体衬底上，所述源/漏区位于所述栅堆叠的两侧且嵌入所述半导体衬底中；

所述隔离结构用于将相邻的半导体器件进行隔离，包括隔离沟槽和介质层，所述隔离沟槽嵌入于所述半导体衬底中，所述介质层填充于所述隔离沟槽中；

其特征在于，所述隔离沟槽的顶部具有第一宽度W1，所述隔离沟槽的底部具有第二宽度W2，W2＞W1。

5.根据权利要求4所述的半导体结构，其特征在于，所述源/漏区包括外延形成的应力层，对于pMOSFET，所述应力层由SiGe形成，对于nMOSFET，所述应力层由Si:C或Si:P形成。

6.根据权利要求4所述的半导体结构，其特征在于，1.1W1＜W2＜2W1。

7.根据权利要求4所述的半导体结构，其特征在于，1.2W1＜W2＜1.7W1。

8.根据权利要求4至8之一所述的半导体结构，其特征在于，所述源/漏区与所述隔离结构之间夹有间隔物，所述间隔物为在形成源漏区和隔离结构的过程中所保留的半导体衬底的一部分，所述间隔物接于所述半导体衬底。

9.一种半导体衬底的隔离结构的制造方法，其特征在于，包括：

提供半导体衬底； 

嵌入所述半导体衬底上形成隔离沟槽，所述隔离沟槽的顶部具有第一宽度W1，所述隔离沟槽的底部具有第二宽度W2，W2＞W1；

在所述隔离沟槽中形成介质层。

10.根据权利要求9所述的方法，其特征在于，在所述半导体衬底上形成隔离沟槽的步骤包括：

刻蚀所述半导体衬底以形成嵌入所述半导体衬底中的预备沟槽，所述预备沟槽的顶部和底部的宽度相同；

进一步刻蚀所述预备沟槽，形成所述隔离沟槽，以使形成的隔离沟槽的第二宽度W2＞第一宽度W1。

11.根据权利要求10所述的方法，其特征在于，进一步刻蚀所述预备沟槽的方法包括：侧向刻蚀或湿法腐蚀。

12.一种半导体结构的制造方法，其特征在于，包括：

提供半导体衬底；

嵌入所述半导体衬底上形成隔离沟槽，所述隔离沟槽的顶部具有第一宽度W1，所述隔离沟槽的底部具有第二宽度W2，W2＞W1；

在所述隔离沟槽中形成介质层；

在所述半导体衬底上形成栅堆叠；

在所述栅堆叠的两侧且嵌入所述半导体衬底中形成源/漏区。

13.根据权利要求12所述的方法，其特征在于，所述嵌入所述半导体衬底中形成隔离沟槽包括：

刻蚀所述半导体衬底以形成嵌入所述半导体衬底中的预备沟槽，所述预备沟槽的顶部和底部的宽度相同；

进一步刻蚀所述预备沟槽，形成所述隔离沟槽，以使形成的隔离沟槽的第二宽度W2＞第一宽度W1。

14.根据权利要求13所述的方法，其特征在于，所述进一步刻蚀所述预备沟槽的方法包括：侧向刻蚀或湿法腐蚀。

15.根据权利要求12至14之一所述的方法，其特征在于，所述形成源/漏区的步骤包括：

在所述栅堆叠的两侧嵌入所述半导体衬底中形成源/漏沟槽，所述源/漏沟槽与所述隔离沟槽之间夹有间隔物，所述间隔物为在形成源漏区和隔离沟槽的过程中所保留的半导体衬底的一部分，所述间隔物接于所述半导体衬底；

外延形成源/漏区应力层，对于pMOSFET，所述应力层由SiGe形成，对于nMOSFET，所述应力层由Si:C或Si:P形成。