[发明专利]用以产生与放大差动信号的电路与方法

说明书

技术领域

本发明是有关于一种电路及其方法，且特别是有关于一种产生及放大差动信号的电路及其方法。

背景技术

单端(Single-ended)数据感测一般是被使用于存储器阵列中，在此存储器阵列中，记忆胞(Memory Cell)是耦合至电容与位线。当因读取而引动时，记忆胞需要在特定期间内(例如在读取前的评估期间)将位线电容放电(Discharge)。例如：在一些方法中，记忆胞需在下一个读取阶段中，将位线放电(例如：拉低位线的电压位准)，使其从操作电压Vdd降低至低于变流器(Inverter)的跳脱点(Trip-Point)电压。评估期间就是存储器放电所花费的时间。跳脱点电压就是变流器转换状态的电压。在功效上，准确地读取数据是取决于记忆胞的强度，例如电流驱动/拉动(Pulling)能力。在许多应用中(例如：在具有数百万记忆胞/位的高密度存储器阵列中)，记忆胞固有地是非常小并具有低电流驱动能力(例如：在20μA到30μA间的范围中)。在一些方法中，当评估期间短和/或者记忆胞的电流微弱，例如：由于微弱的记忆胞，在漏电过程中或当操作电压低时(例如最小所需操作电压(Vccmin)的应用中)，记忆胞不能在评估期间内完全地将位线放电至所需的电压，因而导致不正确的读取数据。

发明内容

本发明的目的是在提供一种电路及其制造方法，借此提供能产生差动信号的记忆胞，以提高电路读取数据的准确性。

根据本发明的上述目的，提出一种用以产生与放大差动信号的电路，其包含：第一左晶体管、第二左晶体管、第三左晶体管、第一右晶体管、第二右晶体管、第三右晶体管、左节点和右节点。第一左晶体管具有一第一左汲极、一第一左闸极和一第一左源极。第二左晶体管具有一第二左汲极、一第二左闸极和一第二左源极。第三左晶体管具有一第三左汲极、一第三左闸极和一第三左源极。第一右晶体管具有一第一右汲极、一第一右闸极和一第一右源极。第二右晶体管具有一第二右汲极、一第二右闸极和一第二右源极。第三右晶体管具有一第三右汲极、一第三右闸极和一第三左源极。左节点是电性耦接第一左汲极、第二左汲极、第二左闸极、第三右闸极和第三左汲极。右节点是电性耦接第一右汲极、第二右汲极、第二右闸极、第三左闸极和第三右汲极。第一左源极、第二左源极、第三左源极、第一右源极、第二右源极和第三右源极是做为前述的电路的多个电流通道。

根据本发明的上述目的，提出另一种用以产生与放大差动信号的电路，其包含：第一左晶体管、第二左晶体管、第一右晶体管、第二右晶体管、左节点和右节点。第一左晶体管具有第一左汲极、第一左闸极和第一左源极。第二左晶体管具有第二左汲极、第二左闸极和第二左源极。第一右晶体管具有第一右汲极、第一右闸极和第一右源极。第二右晶体管具有第二右汲极、第二右闸极和第二右源极。左节点是电性耦接第一左汲极、第一左闸极、第二右闸极和第二左汲极。右节点是电性耦接第一右汲极、第一右闸极、第二左闸极和第二右汲极。第一左源极、第二左源极、第一右源极和第二右源极是做为前述的电路的电流信道。当流入左节点的一左电流与流入右节点的一右电流不同时，在左节点的一左电压与在右节点的一右电压构成了一差动信号。

根据本发明的上述目的，提出一种用以产生与放大差动信号的方法。在此方法中，使用一第一节点做为一差动信号的一第一端子，其中第一节点电性耦接一第一第一电流分支与一第一第二电流分支，第一第一电流分支具有一第一第一电流，第一第二电流分支具有一第一第二电流。接着，使用一第二节点做为差动信号的一第二端子，其中第二节点电性耦接一第二第一电流分支与一第二第二电流分支，第二第一电流分支具有一第二第一电流，第二第二电流分支具有一第二第二电流。然后，注入一第一电流至第一节点，并注入一第二电流至第二节点，其中第一电流与第二电流具有一电流差异。接着，为响应电流差异，使第一第一电流小于第二第一电流，及使第二第一电流与第一第二电流大于第二第二电流，借以引起一差动信号，差动信号具有第一端子与第二端子间的一电压差异。

本发明的优点是在于：数据的读取不需取决于充电放电的时间，因此当记忆胞非常微小、具有非常低的电流驱动/抽取能力时，仍可在高密度的应用中使用本发明的电路。此外，应用本发明的电路还可进一步放大差动信号至锁存器可适当地读取数据，因而提高电路读取数据的正确性。

附图说明

为了能够对本发明的观点有最佳的理解，请参照上述的说明并配合相应的附图。相关附图内容说明如下。其它特征与优点将将因说明、附图以及后附的保护范围而更明显。

图1是绘示依照一实施例的电路的示意图；