[发明专利]闪存单元及其浮栅的形成方法

说明书

技术领域

本发明涉及半导体技术领域，特别涉及一种闪存单元及其浮栅的形成方法。

背景技术

一般来讲，半导体存储器分为易失性存储器和非易失性存储器，易失性存储器易于在断电时丢失其数据，而非易失性存储器即使在供电中断后仍能保持片内信息。

非易失存储器包括电可编程只读存储器(EPROM)、电可擦除编程只读存储器(EEPROM)和快闪存储器(flash memory)。与其它的非易失性存储器相比，闪存具有存储数据的非易失性、低功耗、集成度高、较快的存取速度、易于擦除和重写以及低成本等特性。因此，被广泛地应用于各个领域。如：嵌入式系统，PC及外设、电信交换机、蜂窝电话、网络互联设备、语音、图像、数据存储类产品等等。

闪存的标准物理结构称为闪存单元(bit)，闪存单元的结构与常规MOS晶体管不同，常规的MOS晶体管的栅极(gate)和导电沟道间由栅极绝缘层隔开，一般为氧化层(oxide)，而闪存在控制栅(CG，control gate，相当于常规的MOS晶体管的栅极)与导电沟道间还具有浮栅(FG，floating gate)，由于浮栅的存在，使闪存可以完成三种基本操作模式：读、写、擦除。即便在没有电源供给的情况下，浮栅的存在仍然可以保持存储数据的完整性，相邻的闪存单元之间由隔离结构隔开。

传统的闪存其多晶硅浮栅一般为单掺杂，例如：对于N管的闪存而言，其多晶硅浮栅则为是N型掺杂。目前，也有文献提出了可以对浮栅进行双掺杂来改善闪存性能的理论。

就目前而言，现有技术中还未涉及如何形成既具有双掺杂结构浮栅又具有较小的关键尺寸(也称为特征尺寸，CD，Critical Dimension)的闪存单元，并且现有技术在形成双掺杂结构的浮栅时，通常会通过热处理工艺来加快掺杂离子的扩散，导致在很大程度上增加了工艺成本。此外，现有技术形成的闪存单元编程效率低，数据保持性差。

其他有关双掺杂浮栅的技术还可以参见公开号为CN1700474A的中国专利申请，其公开了一种闪存存储单元的浮栅及其制备方法和一种闪存存储单元，提出形成由宽禁带材料+窄禁带材料+宽禁带材料组成浮栅或对浮栅在横向上分别采用P⁺N⁺P⁺不同掺杂多晶硅。

发明内容

本发明解决的是现有技术中无法形成具有双掺杂结构浮栅且关键尺寸较小的闪存单元以及现有的闪存单元编程效率低、数据保持性差、工艺成本高的问题。

为解决上述问题，本发明提供一种闪存单元浮栅的形成方法，包括如下步骤：

提供衬底，在所述衬底上形成掺有第一型离子的浮栅层；

在所述掺有第一型离子的浮栅层上形成图形化的第一光刻胶；

干法刻蚀所述图形化的第一光刻胶，所述干法刻蚀后的第一光刻胶的图形的尺寸小于所述干法刻蚀前的第一光刻胶的图形的尺寸；

以所述干法刻蚀后的第一光刻胶为掩膜对所述掺有第一型离子的浮栅层进行第二型离子注入形成具有双掺杂结构的浮栅层，所述第一型离子与所述第二型离子反型。

可选的，所述干法刻蚀的气体为CH₂F₂、O₂和HBr的混合气体，所述CH₂F₂的流量为2～50sccm，所述O₂的流量为2～100sccm，所述HBr的流量为10～100sccm。

可选的，所述干法刻蚀后的第一光刻胶的图形的尺寸为所述干法刻蚀前的第一光刻胶的图形的尺寸的45～65％。

可选的，所述双掺杂结构为PNP结构。

可选的，所述第一型离子为N型，所述第二型离子为P型。

可选的，所述N型离子为磷，注入剂量为1.0E14～9.9E 20/cm³，能量为5～40keV。

可选的，所述P型离子注入的剂量为所述N型离子注入剂量的10～100倍，能量为8～18keV。

可选的，以所述干法刻蚀后的第一光刻胶为掩膜对所述掺有第一型离子的浮栅层进行第二型离子注入的方式为垂直注入。

可选的，所述第一型离子的浮栅层的形成方法为采用原位掺杂形成掺有第一型离子的浮栅层。

为解决上述问题，本发明还提供一种闪存单元的形成方法，包括上述浮栅的形成方法，还包括：

在形成具有双掺杂结构的浮栅层后，去除所述干法刻蚀后的第一光刻胶并对所述衬底进行退火；