[发明专利]集成电路及其制造方法

权利要求书

1.一种集成电路的制造方法，包括：

形成一多晶硅层于一基板上；

图案化该多晶硅层，以形成一多晶硅电阻与一多晶硅栅极；

对该多晶硅层实施一第一离子注入，以调整该多晶硅电阻的阻值；

对该多晶硅电阻的一顶部实施一第二离子注入，以使该顶部具有一高抗蚀刻力；以及

实施一蚀刻工艺，以移除该多晶硅栅极，同时以经注入的该顶部保护该多晶硅电阻。

2.如权利要求1所述的集成电路的制造方法，其中实施一第二离子注入包括以硼与二氟化硼其中之一注入该多晶硅电阻。

3.如权利要求1所述的集成电路的制造方法，其中实施一第一离子注入包括以二氟化硼与硼其中之一注入该多晶硅电阻。

4.如权利要求1所述的集成电路的制造方法，其中该多晶硅电阻的该顶部包括硼作为掺质，具有一掺杂浓度，大于10¹⁹/cm³。

5.如权利要求1所述的集成电路的制造方法，其中对该多晶硅层实施一第一离子注入包括于图案化该多晶硅层前，对该多晶硅层实施该第一离子注入。

6.一种集成电路，包括：

一半导体基板；

一场效应晶体管，设置于该半导体基板的一第一区中，该场效应晶体管包括一栅极堆叠、一金属层与一导电层，该栅极堆叠具有一高介电常数介电材料层，该金属层具有一适当功函数并设置于该高介电常数介电材料层上，该导电层于该金属层上；以及

一无源多晶硅元件，设置于该半导体基板的一第二区中，该无源多晶硅元件包括：

一多晶硅柱状结构，具有一含硼掺质与一第一掺杂浓度；以及

一多晶硅顶部，设置于该多晶硅柱状结构上，其中该多晶硅顶部包括该含硼掺质与一第二掺杂浓度，该第二掺杂浓度大于该第一掺杂浓度，该多晶硅顶部具有一厚度，低于10纳米。

7.如权利要求6所述的集成电路，其中该第一掺杂浓度小于5x10¹⁸/cm³。

8.如权利要求6所述的集成电路，其中该第二掺杂浓度介于10¹⁹/cm³至10²²/cm³之间。

9.一种集成电路，包括：

一半导体基板；以及

一无源多晶硅元件，设置于该半导体基板上，该无源多晶硅元件具有一阶梯式掺杂方式：

一第一掺杂浓度，于该无源多晶硅元件的一底部多晶硅区；以及

一第二掺杂浓度，于该无源多晶硅元件的一顶部多晶硅区，其中该顶部多晶硅区具有一厚度，低于10纳米，该第二掺杂浓度大于该第一掺杂浓度。

10.如权利要求9所述的集成电路，还包括：

一场效应晶体管，设置于该半导体基板的一第一区中，该场效应晶体管包括一栅极堆叠、一金属层与一导电层，该栅极堆叠具有一高介电常数介电材料层，该金属层具有一适当功函数并设置于该高介电常数介电材料层上，该导电层于该金属层上；以及

一无源多晶硅元件，设置于该半导体基板的一第二区中，该无源多晶硅元件包括：

该底部多晶硅区，具有一含硼掺质与该第一掺杂浓度；以及

该顶部多晶硅区，设置于该底部多晶硅区上，其中该顶部多晶硅区包括该含硼掺质与该第二掺杂浓度。