[发明专利]移位寄存器、扫描线及数据线驱动电路、电光装置及电子设备

说明书

技术领域

本发明涉及移位寄存器、扫描线驱动电路、数据线驱动电路、电光装置及电子设备。

背景技术

利用液晶和/或有机EL等进行显示的电光装置广泛使用。在这样的电光装置中，扫描线驱动电路具备移位寄存器，生成依次选择多条扫描线的扫描信号。该移位寄存器，由同一导电型的晶体管构成，以2相的时钟信号进行工作(例如，参照专利文献1)。

图13是表示以2相的时钟信号进行工作的移位寄存器的结构的框图。移位寄存器200，若对初级的单位电路210(1)供给起始脉冲信号STV，则依次移位并输出输出信号G。

图14是表示单位电路210的结构例的电路图。如该图所示，单位电路210具备上拉晶体管PUTr、下拉晶体管PDTr、电容器C1、节点A控制部212。节点A控制部212具备晶体管Tr3和晶体管Tr4，控制上拉晶体管PUTr的栅(以下，称为节点A)的电位。

图15是说明单位电路210的工作的时序图。期间F1是初始状态，此时，上拉晶体管PUTr、下拉晶体管PDTr成为截止状态。

在时刻t1，反相时钟信号CLKB从低电平转变为高电平，下拉晶体管PDTr成为导通状态。由此，对电容器C1的一个端子供给电源电位VGL。此时，起始脉冲信号STV或前级的输出信号G(n-1)为高电平，晶体管Tr4成为导通状态。因此，对电容器C1的另一个端子，供给电流，开始充电。这样，节点A的电位上升。在该过程中，节点A的电位超过上拉晶体管PUTr的阈值电压，上拉晶体管PUTr成为导通状态。

接着，在时刻t2，由于起始脉冲信号STV或前级的输出信号G(n-1)成为低电平，所以晶体管Tr4成为截止状态。此外，若反相时钟信号CLKB成为低电平，则下拉晶体管PDTr成为截止状态。此时，由于节点A的电位高于上拉晶体管PUTr的阈值电压，所以上拉晶体管PUTr处于导通状态。由于从时刻t2起时钟信号CLK成为高电平，所以输出端子OT的电位上升。这样，节点A的电位由于自举而上升，超过时钟信号CLK的高电平。由此，能够使输出信号G(n)的高电平与时钟信号CLK的高电平一致。

接着，在时刻t3，若反相时钟信号CLKB成为高电平，则下拉晶体管PDTr成为导通状态，使输出信号G(n)成为低电平。此外，下级的输出信号G(n+1)作为控制信号而输入，使晶体管Tr3导通。由此，由于蓄积到电容器C1的电荷放电，所以节点A的电位成为低电平。

[专利文献1]专利第4083581号公报

如图15所示，在移位寄存器200的一系列的移位工作中，上拉晶体管PUTr为了使输出信号G(n)成为高电平而进行一次的导通、截止工作。相对于此，下拉晶体管PDTr与反相时钟信号CLKB同步地反复导通、截止。因而，由于下拉晶体管PDTr成为导通状态的期间比上拉晶体管PUTr长，所以下拉晶体管PDTr与上拉晶体管PUTr相比较会早期劣化。

若下拉晶体管PDTr劣化，则导通电阻增加。输出信号G(n)的电位随着连接于输出端子OT的负荷和下拉晶体管PDTr的导通电阻等所赋予的时间常数而变化。因此，若由于历时劣化而导通电阻增加，则如图15中虚线所示，在时刻t3切换为导通时，输出信号G(n)不立即降为低电平，输出信号G(n)的下降波形钝化。其结果，会产生输出信号G(n)与下级的输出信号G(n+1)双方成为高电平的期间dT，有可能成为应用了移位寄存器200的装置的误工作发生和/或品质劣化的原因。

发明内容

因此，本发明的目的在于在以2相时钟工作且具备通过第1晶体管及第2晶体管的工作而切换输出信号的输出电平的单位电路的移位寄存器 中，即使在第2晶体管劣化了的情况下，也维持正常的输出电平的切换。