[发明专利]辨识数据的起始点及数据的传输速率的电路及其方法

说明书

技术领域

本发明涉及一种辨识数据的起始点及数据的传输速率的电路及其方法，尤其涉及一种根据对应于传输速率的位元型态，辨识数据的起始点及数据的传输速率的电路及其方法。

背景技术

每一种数据传输速率都有其相对应的特殊位元型态(align pattern)。当数据由装置传输至主机时，主机是根据特殊位元型态，辨识出数据的传输速率，且根据特殊位元型态，辨识出数据的起始点。另外，辨识出数据的传输速率后，装置便以此传输速率和主机沟通。

请参照图1，图1为现有技术说明辨识数据起始点及数据传输速率的电路100的示意图。电路100包含一传输速率检测单元102及一后端处理单元104。传输速率检测单元102一次检测一种传输速率(例如传输速率V1)，其中主机106与装置108之间有至少一种传输速率。一预定时间结束后，传输速率检测单元102没有在主机106与装置108之间所传输的数据中检测到对应于传输速率V1的位元型态时，传输速率检测单元102换成检测传输速率V2，依此类推。但传输速率检测单元102一次只能辨识一种传输速率，如果辨识数据的传输速率失败太多次耗费太多时间，也许电路系统中的数据频率恢复器(clock data recovery)会失灵。另外，主机106如果可支持较高的传输速率，则主机106与装置108之间就应该以较高的传输速率传输数据。但是现有技术中主机106与装置108之间在建立同步传输速率(handshaking)的过程中，有可能不是以主机106可支持的较高的传输速率沟通，而是以较低的传输速率沟通。

发明内容

本发明的目的在于，可快速辨识出主机与装置之间所传输的数据的起始点及传输速率，且可改善现有技术中辨识数据的传输速率失败太多次耗费太多时间，造成数据频率恢复器失灵的状况。

本发明的一实施例提供一种辨识数据的起始点及数据的传输速率的电路。该电路包含至少二传输速率检测单元及一后端处理单元。该至少二传输速率检测单元是用以将至少二对应于不同传输速率的位元型态同时与一数据进行对比，以辨识该数据的传输速率；该后端处理单元耦接于该至少二传输速率检测单元，用以于辨识出该数据的传输速率时，根据对应于该数据的位元型态，辨识出该数据的起始点。

上述的辨识数据的起始点及数据的传输速率的电路，其中，该至少二对应于不同传输速率中的不同传输速率为一主机与一装置之间的传输速率规范中的二相邻速率。

本发明的另一实施例提供一种辨识数据的起始点及数据的传输速率的方法。该方法包含使用至少二传输速率检测单元同时将至少二对应于不同传输速率的位元型态与一数据进行对比，以辨识该数据的传输速率；及当辨识出该数据的传输速率时，根据对应于该数据的位元型态，辨识出该数据的起始点。

上述的辨识数据的起始点及数据的传输速率的方法，其中，该至少二对应于不同传输速率中的不同传输速率为一主机与一装置之间的传输速率规范中的二相邻速率。

本发明提供的一种辨识数据的起始点及数据的传输速率的电路及其方法，是利用至少二对应于不同传输速率的位元型态对一主机与一装置之间所传输的数据进行对比。因此，本发明可快速辨识出该主机与该装置之间所传输的数据的起始点及传输速率。另外，本发明可确保该主机与该装置之间是以该数据的传输速率沟通，而不是以比该数据的传输速率低的速率沟通。

以下结合附图和具体实施例对本发明进行详细描述，但不作为对本发明的限定。

附图说明

图1为现有技术说明辨识数据起始点及数据传输速率的电路的示意图；

图2为本发明的一实施例说明辨识数据起始点及数据传输速率的电路的示意图；

图3为本发明的另一实施例说明辨识数据起始点及数据传输速率的电路的示意图；

图4为本发明的另一实施例说明辨识数据起始点及数据传输速率的方法的流程图。

其中，附图标记

100、200、300 电路

102、202、204、206、302、304 传输速率检测单元

104、208、308 后端处理单元

106、210、310 主机

108、212、312 装置

AP1、AP2、AP3 位元型态

400-408 步骤

具体实施方式

下面结合附图对本发明的结构原理和工作原理作具体的描述：