[发明专利]基于提高跳频电台抗干扰能力的RS级联码设计方法

权利要求书

1.一种基于提高跳频电台抗干扰能力的RS级联码设计方法，包含RS级联码构成方式、发送通路编码处理方法和接收通路解码处理方法。

所述RS级联码构成方式由外码、内码和交织3部分组成，其中：

外码为RS码；

内码为检错码、错跳统计检测法和调制解调错跳检测法三者结合组成；

交织为交织器输出交织数据结构。

本发明RS级联码构成方式如下表所示：

2.如权利要求1所述的基于提高跳频电台抗干扰能力的RS级联码设计方法，其特征是：

所述发送通路编码处理方法，共由5个步骤完成，其中：

步骤401是数据预处理，完成待编码数据的长度判定，数据填充以及数据字节到RS符号的转换，同时为满足交织器的工作，还需将数据按照二维矩阵方式存储；

步骤402是RS编码，二维矩阵中按照列的方式进行RS编码，每次取一列信息符号，按照标准的RS编码算法，将获得校验信息按照列的方式存储在编码后二维矩阵空间中，将所有的k列都进行一次RS编码；

步骤403是内码编码过程，对RS编码后数据按照单独的符号的结构进行内码编码(奇偶校验编码或者等比码编码)，获取的码字仍旧以符号的方式存储在编码后矩阵空间；

步骤404和是完成加入调制冗余信息，将编码后的二维矩阵按照行加入冗余信息，信息的长度需要考虑跳传输有效字节数和检错错跳有效性；

步骤405是完成交织工作，按照每跳传送数据取矩阵空间一行的结构将编码后的数据发送到调制层，完成交织器的工作。

3.如权利要求1所述的基于提高跳频电台抗干扰能力的RS级联码设计方法，其特征是：

所述接收通路解码处理方法，共由个7步骤完成，其中：

步骤501是待解码数据预处理，主要完成数据的符号转换，将收到数据按照每个符号为内码的码字的结构进行转换；

步骤502是数据的解调错跳检测，将解调后的冗余数据进行错误统计根据阀值进行错跳判断，将错跳指示保存。这里的错跳判断可以发生漏判，尽量避免错判；

步骤503是完成解交织，对输入的解调数据按照收到一跳存储一行的方式保存到待解码二维矩阵空间。以这种按列编解码、以行发送接收的方式完成数据的交织工作。这种方式就保证了一个解码二维矩阵空间中，同时发生几个频点的错误跳时，对每个按列解码的RS码都具有相同的影响，只影响错误跳对应位置的一个符号，只要在每列RS码的解码能力之内，就不会发生某一个RS码解码失败的情况；

步骤504是完成内码解码过程。将内码的校验信息去除，并存储每个内码符号是否发生错误的标志；

步骤505是完成错跳统计检测。根据内码的错误标志，按照行进行统计，当每行的内码符号错误个数大于某个阀值时，可近似确定为该行的数据为错误跳数据，给出错误跳标志，再并与解调的错跳标志一起作为最终的错误跳标志。这样做的主要原因是：目前的奇偶码只能检测符号内1个比特的错误，等比码也只能检测符号内部分错误，如果只用内码的错误标志，将导致严重的漏检。当一跳数据的检测到错误符号个数较多时，这跳数据全错的几率是一个极大值；

步骤506和507完成RS解码工作，其中：

步骤506是以列的方式读取符号的错误标志和该符号所处行的错跳标志，将两个值进行或处理就得到最后可以代入到RS解码器的符号指示值；

步骤507是将解码二维矩阵的数据按照列进行解码，每次取一列符号和该符号的错误指示一起进行RS纠删解码，且带有纠删的RS码，解码能力可以达到容许校验位个数的符号发生错误。

4.如权利要求1所述的基于提高跳频电台抗干扰能力的RS级联码设计方法，其特征是：

所述RS级联码数据结构如下表所示：

5.如权利要求1所述的基于提高跳频电台抗干扰能力的RS级联码设计方法，其特征是：

所述检错码为高码率的奇偶码或等比码，完成一个RS符号的错误检测。

6.如权利要求1所述的基于提高跳频电台抗干扰能力的RS级联码设计方法，其特征是：

所述错跳统计检测法为通过对每一跳内所发生错误的符号个数逐一进行统计，按照预定的阀值进行错跳检测判定。