[发明专利]一种采用有限长随机序列混频的随机采样器

说明书

技术领域

本发明涉及信号处理领域，特别涉及一种采用有限长随机序列混频的随机采样器。

背景技术

传统采样采用周期采样，遵循奈奎斯特(Nyquist)采样定理，采样率的最小值为信号带宽的两倍。随着信号带宽不断加大，传统采样方法已经难以适应带宽增长的需求，采样数据两巨大，硬件负担不断加重。压缩感知则不采用传统周期采样，转而采用随机采样的方法。随机采样器(AIC，Analog to Information Converter)的设计是压缩感知算法得以实现的最关键的技术之一。

目前的随机采样器主要分为两类：第一类，采用伪随机序列混频的随机采样器。该随机采样器先利用伪随机序列对输入的稀疏信号进行混频，然后再采用传统周期采样的积分采样器对信号进行低频率采样，输出信号送给后续的压缩感知算法。这类采样器包括单频带和多频带两种。但由于伪随机序列采用1和-1为其元素，只是对输入信号起混叠作用，并没有随机抽取的功能，因此并不能真正达到随机采样的目的，其性能也受到限制。

第二类为采用传统低采样率ADC构成阵列，ADC之间延迟采样，通过随机选择各个ADC的输出，完成等效的随机采样，该方法虽然可以完成随机采样，但是选则电路最高工作频率仍然为奈奎斯特采样率，而且组成ADC阵列和所需的存储器阵列，所需硬件的复杂度急剧升高。

发明内容

本发明的目的旨在至少解决上述技术缺陷之一，特别提出了一种随机采样性能高且硬件复杂度低的采用有限长随机序列混频的随机采样器。

为达到上述目的，本发明的实施例提出了一种采用有限长随机序列混频的随机采样器，包括：有限长随机序列生成单元，所述有限长随机序列生成单元用于生成并周期性地输出有限长随机序列信号；混频单元，所述混频单元与所述有限长随机序列生成单元相连，用于将原始信号和所述有限长随机序列信号进行混频以得到混频信号；积分单元，所述积分单元与所述混频单元相连，所述积分单元包括一个或多个积分器，用于将所述混频信号进行积分运算以得到积分信号；和信号转换单元，所述信号转换单元与所述积分单元相连，所述信号转换单元包括一个或多个信号转换器，用于将所述积分信号转换为数字信号以得到随机采样信号，其中，所述有限长随机序列生成单元、所述积分单元和所述信号转换单元保持同步。

根据本发明实施例的采用有限长随机序列混频的随机采样器，具有以下优点：

1)随机采样在保证采样性能的前提下采样率低；

2)随机采样器的硬件复杂度低，易于实现；

3)由本发明的随机采样器生成的随机采样信号便于后续压缩感知算法处理。

本发明附加的方面和优点将在下面的描述中部分给出，部分将从下面的描述中变得明显，或通过本发明的实践了解到。

附图说明

本发明上述的和/或附加的方面和优点从下面结合附图对实施例的描述中将变得明显和容易理解，其中：

图1为根据本发明实施例的采用有限长随机序列混频的随机采样器的结构示意图；

图2为根据本发明实施例的有限长随机序列生成单元生成有限长随机序列信号的示意图；

图3为根据本发明实施例的有限长随机序列信号的示意图；

图4为积分单元带清零功能的随机采样器的结构示意图；

图5为积分单元无清零功能的随机采样器的结构示意图；

图6为两路无清零功能积分单元的随机采样器的结构示意图；

图7(a)至图7(e)分别为图6中随机采样器的各个信号点的信号示意图；

图8为根据本发明实施例的压缩感知算法的流程图；

图9为对随机采样点采用压缩感知算法重构信号的示意图；

图10(a)为有限长随机采样的SFDR示意图；

图10(b)为纯随机采样的SFDR的示意图；以及

图10(c)为扰码调制的SFDR的示意图。

具体实施方式

下面详细描述本发明的实施例，所述实施例的示例在附图中示出，其中自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。下面通过参考附图描述的实施例是示例性的，仅用于解释本发明，而不能解释为对本发明的限制。

下面参考图1至图6描述根据本发明实施例的采用有限长随机序列混频的随机采样器100。

如图1所示，根据本发明实施例的采用有限长随机序列混频的随机采样器100包括：有限长随机序列生成单元110、混频单元120、积分单元130和信号转换单元140，其中有限长随机序列生成单元110、积分单元130和信号转换单元140保持同步，以便能对特定的序列混频结果进行采样。