[发明专利]封装结构有效
申请号: | 201110078203.9 | 申请日: | 2011-03-24 |
公开(公告)号: | CN102693948A | 公开(公告)日: | 2012-09-26 |
发明(设计)人: | 蔡琨辰 | 申请(专利权)人: | 欣兴电子股份有限公司 |
主分类号: | H01L23/31 | 分类号: | H01L23/31;H01L23/498;H05K1/02 |
代理公司: | 北京律诚同业知识产权代理有限公司 11006 | 代理人: | 梁挥 |
地址: | 中国台*** | 国省代码: | 中国台湾;71 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 封装 结构 | ||
技术领域
本发明涉及一种封装结构,尤其涉及一种使半导体芯片保持平稳且位置不偏移的封装结构。
背景技术
随着半导体封装技术的演进,除传统连线焊接(Wire bonding)及覆晶(Flipchip)的半导体封装技术外,目前半导体器件(Semiconductor device)已开发出不同的封装形态,例如直接在一封装基板(package substrate)中嵌埋一芯片,此种封装件能缩减整体封装结构的体积并提升电性功能,且可配合各种封装形式作变化。
请参阅图1A至图1D所示,此为现有技术中封装结构的制法示意图。如图1A所示,现有技术的封装结构提供一铜基板10,而铜基板10具有相对的第一表面10a与第二表面10b,于该第一表面10a与第二表面10b上分别形成图案化光阻层110与阻层111,再对该铜基板10进行腐蚀过程,以形成一容置槽12a与多个凹槽12b。如图1B所示,于该容置槽12a的壁面上镀上第一金属层120a,且于该凹槽12b的壁面上镀上第二金属层120b,再移除该图案化光阻层110与阻层111。如图1C所示,于该容置槽12a底部的第一金属层120a上涂布黏胶层15以黏置半导体芯片13,该半导体芯片13具有多个电极垫130,由导线14电性连接该第二金属层120b。接着,于该铜基板10上形成封装胶体17,以包覆该半导体芯片13与导线14。如图1D所示,移除该铜基板10,以外露该第一金属层120a及第二金属层120b,且该第二金属层120b作为凸接点16。该半导体芯片13上的电极垫130可经由导线14与凸接点16而外接至印刷电路板。
然而,在现有技术中,因该容置槽12a与凹槽12b经腐蚀过程所形成,导致于槽底必定产生不平整的现象,以致于当该半导体芯片13置放于该容置槽12a中时,会造成不平稳且偏移的问题;且该封装体无强化结构,遇外力易弯曲变形。
而且,当腐蚀去除该铜基板10,因该容置槽12a与凸接点16间的厚度差异,需较多腐蚀时间,容易造成该第一金属层120a及第二金属层120b受损。
因此,如何避免现有技术中封装结构的种种缺失,确实已成为目前亟欲解决的课题。
发明内容
鉴于上述现有技术的种种缺失,本发明的一目的在于提供一种封装结构,能使其半导体芯片保持平稳且位置不偏移,并使封装结构具有一定强度不易弯曲变形。
本发明的另一目的在于提供一种封装结构,能使其打线垫于封装时不会受损。
为达到上述目的,本发明提供一种封装结构,其中,包括:
介电层,具有相对的第一表面及第二表面,且具有多个贯穿该第一及第二表面的穿孔;
强化层,设于该介电层的第一表面上;
线路层,设于该介电层的第二表面上,且该线路层具有多个外露于所述穿孔的打线垫及电性连接该打线垫的植球垫;
第一防焊层,设于该介电层的第一表面及强化层上,且该第一防焊层形成多个第一开孔,以使所述打线垫外露于所述第一开孔;
第二防焊层,设于该介电层的第二表面及线路层上,且该第二防焊层形成多个第二开孔,以使所述植球垫外露于所述第二开孔;以及
半导体芯片,设于该第一防焊层上,且该半导体芯片由导线电性连接外露于所述穿孔的打线垫。
根据本发明的构思,其中,该半导体芯片具有相对的作用面及非作用面,该作用面具有多个电性连接所述导线的电极垫,该非作用面结合至该第一防焊层上。
根据本发明的构思,其中,还包括表面处理层,设于该打线垫及植球垫上。
根据本发明的构思,其中,形成该表面处理层的材料选自由电镀镍/金、化学镀镍/金、化镍浸金(ENIG)、化镍钯浸金(ENEPIG)、化学镀锡(ImmersionTin)及有机保焊剂(OSP)所组成的群组。
根据本发明的构思,其中,还包括焊球,设于该第二开孔中的植球垫上。
根据本发明的构思,其中,还包括封装胶体,设于该第一防焊层上、第一开孔及穿孔中,以覆盖半导体芯片、导线及所述打线垫。
综上所述,本发明封装结构因该强化层的表面未受破坏,因而形成于其上的第一防焊层保持平整。相较于现有技术,当该半导体芯片置放于该第一防焊层上时,该半导体芯片可保持平稳且位置不偏移。而且,因贯穿的穿孔不须经长时间腐蚀,以使形成开孔后不会伤到打线垫及植球垫,因而提升电性连接的品质。
附图说明
图1A至图1D为现有技术中封装结构的制法的剖视图;
图2A至图2E为本发明封装结构的制法的剖视图;
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于欣兴电子股份有限公司,未经欣兴电子股份有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201110078203.9/2.html,转载请声明来源钻瓜专利网。
- 上一篇:操作设备上的磁罗盘的方法
- 下一篇:一位全减器逻辑关系演示装置