[发明专利]低噪声带隙基准

权利要求书

1. 一种带隙电压基准，包括：

多个级联PTAT电压电路和多个第一电流源，每个电路具有相同导电类型的第一至第四晶体管，每个所述晶体管均具有发射极、基极和集电极，第一晶体管的基极连接到第二晶体管的发射极和第四晶体管的集电极的公共连接，第四晶体管的基极连接到第三晶体管的发射极和第一晶体管的集电极的公共连接，第三晶体管的集电极连接到第三和第二晶体管的基极的公共连接并且连接到相应第一电流源；

用于向第二晶体管的集电极提供电流的电路；

第三晶体管的发射极面积大于第一晶体管的发射极面积，并且第四晶体管的发射极面积大于第二晶体管的发射极面积；

多个第二电流源；

第一级联PTAT电压电路的第一晶体管的发射极连接到电源连接，最后级联PTAT电压电路的第四晶体管的发射极通过所述多个第二电流源中的最后一个而耦合到电源连接，并且提供PTAT输出电压；

除最后级联PTAT电压电路之外的所有级联PTAT电压电路的第四晶体管的发射极通过第二电流源的相应一个而连接到电源连接，并且连接到下一个级联PTAT电压电路的第一晶体管的发射极。

2. 如权利要求1所述的带隙基准，其中所述第二电流源是第一晶体管。

3. 如权利要求2所述的带隙基准，其中所述第一晶体管每个均具有被选择为倾向于使得通过所有级联PTAT电压电路的第二和第四晶体管的电流相等的相应电阻。

4. 如权利要求1所述的带隙基准，其中所述第二电流源是有源电流源。

5. 如权利要求1所述的带隙基准，其中用于向第二晶体管的集电极提供电流的电路是电压源。

6. 如权利要求5所述的带隙基准，进一步包括多个第一电阻器，除最后级联PTAT电压电路之外的所有级联PTAT电压电路的第二晶体管通过第一电阻器的相应一个而连接到电压源，所述第一电阻器每个均具有被选择为向所有级联PTAT电压电路的第二晶体管提供零集电极到基极电压的相应电阻。

7. 如权利要求1所述的带隙基准，其中每个第二晶体管的集电极连接到第二晶体管的基极并且连接到第三晶体管的集电极和基极，由此用于向第二晶体管的集电极提供电流的电路是第一电流源。

8. 如权利要求1所述的带隙基准，其中选择所述多个第二电流源以使得通过第二和第四晶体管的电流与通过第三和第一晶体管的电流大约相同。

9. 如权利要求1所述的带隙基准，进一步包括具有相同导电类型的第五至第八晶体管的第一放大器，所述第五至第八晶体管每个均具有发射极、基极和集电极，第五晶体管的基极连接到第六晶体管的发射极和第八晶体管的集电极的公共连接，第八晶体管的基极连接到第七晶体管的发射极和第五晶体管的集电极的公共连接，第七晶体管的集电极连接到第七和第六晶体管的基极的公共连接并且连接到相应电流源，第六晶体管的集电极连接到电压源，第五晶体管的发射极连接到最后级联PTAT电压电路的第四晶体管的发射极，第八晶体管的发射极通过电流源连接到电源连接，第一放大器的BG输出连接到第六晶体管的发射极、第八晶体管的集电极以及第五晶体管的基极的公共连接。

10. 如权利要求9所述的带隙基准，其中第五至第八晶体管全部具有相同的发射极面积。

11. 如权利要求9所述的带隙基准，进一步由用于提供PTAT电压微调的微调电路组成，该微调电路的输入连接到第一放大器的BG输出。

12. 如权利要求11所述的带隙基准，进一步由运算放大器以及第一和第二电阻器网络组成，第二电阻器网络的末端连接到电源连接，所述运算放大器的正输入通过第一电阻器网络连接到第一放大器的输出，所述运算放大器的输出被连接作为带隙基准的输出并且通过与运算放大器的负输入串联的第四电阻器以及第二电阻器网络连接到所述运算放大器的负输入。

13. 如权利要求12所述的带隙基准，进一步由连接到第二电阻器网络的第九晶体管组成，所述第九晶体管具有发射极、基极和集电极并且具有与第一至第八晶体管相同的导电类型，所述第九晶体管的基极连接到第二电阻器网络，所述第九晶体管的集电极耦合到电压源，并且所述第九晶体管的发射极通过电阻器或电流源耦合到电源连接并且通过第四电阻器耦合到运算放大器的负输入。

14. 如权利要求12所述的带隙基准，其中所述晶体管为npn晶体管并且所述电源连接为电路地。