[发明专利]半导体装置和测试半导体装置的多个元件的方法

说明书

相关申请的交叉参考

本申请要求2010年4月2日向日本专利局提交的日本优先权专利申请JP 2010-086312的优先权，因此在法律允许的范围内将该日本优先权申请的全部内容以引用的方式并入本文。

技术领域

本发明涉及一种半导体装置和测试半导体装置的多个元件的方法，所述半导体装置包含设置在半导体基板上的测试元件组(test element group，TEG)，该测试元件组包括大量彼此连接的元件。

背景技术

近年来，随着元件的精细化，元件特性的布局依赖性变得显著起来。另外，晶片内的元件特性的不均匀性增大。这样的布局依赖性和不均匀性已经成为电路制造时的课题。例如，阈值电压的布局依赖性、电流-电压特性的布局依赖性等，以及MOSFET的晶片面内不均匀性已经对半导体装置的可靠性以及制造时的成品率产生了显著影响。

作为提高半导体装置的可靠性和半导体装置制造时的成品率的一种方法，通常采用这样的电路设计：其中，掌握并允许生产线上的元件特性的布局依赖性以及元件特性的不均匀性。另外，对半导体装置的生产线上的元件特性的布局依赖性以及特性的不均匀性进行监控并对它们的数值进行管理，从而实现半导体装置的成品率的稳定化。

过去，作为测量元件特性的布局依赖性以及元件特性的不均匀性的一种方法，已知对设置在晶片上的多个TEG的每一组中所包含的单元元件的特性进行评价的方法。由于TEG包含与半导体元件中使用的实际工作元件类似的元件，所以通过对TEG进行评价，能够对半导体装置中的实际工作元件的特性布局依赖性和特性不均匀性进行估算。然而，随着每次产品的升级换代，布局变得复杂且电路设计所必需的元件特性的数据量增加，并且需要评价的元件的数量也会增加。

因此，在现有的评价方法中，安装有多个TEG，其中每个TEG均含有一个或几个能够被评价的单元，在半导体芯片中用于安装所需数量的TEG的面积变得非常大。因此，近年来，提出了这样一种方法，其中，如图12所示，以矩阵的形式布置有例如D(1，1)、D(1，2)……D(1，n)、D(2，1)、D(2，2)……D(2，n)等大量元件，从而实现元件的高安装密度并且在较小TEG面积上获得大量元件的特性。在日本专利申请公开公报第2007-103946号(下文中称为专利文献1)中披露了上述方法。

在专利文献1公开的方法中讨论了这样的情况：所有包含在一行中的元件D(1，1)、D(1，2)……D(1，n)在它们的漏极处共同连接至漏极线DL。因此，当测量例如元件D(1，1)等一个元件时，从漏极线DL检测的是流经元件D(1，1)的电流与其它所有元件D(1，2)……D(1，n)的关断泄漏电流(因为晶体管没有处于完全关断状态而在漏极与源极间流动的电流)的合成电流。因此，存在这样的问题：如果根据关断泄漏电流与流经测量对象元件D(1，1)的电流的关系，关断泄漏电流已经高到不能将其忽略，那么就不能准确地对测量对象元件D(1，1)的元件特性进行测量。

因此，采用在例如日本专利申请公开公报特开平第11-84420号(下文中称为专利文献2)中所披露的X-Y编址法作为代替专利文献1的方法的一种方法似乎是可行的。具体地，在所述的方法中，例如D(1，1)、D(1，2)……D(1，n)等包含在一行中的所有元件的漏极独立地连接至不同的漏极线DL，并且例如D(1，1)、D(2，1)等包含在一列中的所有元件的漏极连接至共同的漏极线DL。根据这样的方法，当测量例如元件D(1，1)等一个元件时，流经元件D(1，1)的电流与其它所有元件D(1，2)……D(1，n)、D(2，1)、D(2，2)……D(2，n)……的关断泄漏电流不会彼此混合。因此，能够对测量对象元件D(1，1)的元件特性进行精确测量。

然而，如果采用这样的方法，那么漏极线DL和源极线SL的总数变得非常大，并且与漏极线DL和源极线SL相连接的焊盘电极(pad electrode)的数量也因此而变得非常大。于是，就存在这样的问题：随着将被安装在TEG中的元件数量的增加，TEG的面积变得非常大。

发明内容

因此，期望提供一种半导体装置和测试半导体装置的多个元件的方法，所述半导体装置包含设置在半导体基板上的测试元件组(test element group，TEG)，该测试元件组包括大量彼此连接的元件。在所述测试元件组中，在较小的面积内能够安装相对多数量的元件并且能够以高度的准确性对元件特性进行测量。

为了解决上述问题并在最少使用信号线的前提下使元件测试变得容易，本申请公开了多个技术方案。