[发明专利]一种基于FPGA的高速RS编译码器实现方法

说明书

技术领域

本发明属于通信中信道编译码装置领域，特别涉及一种可用于卫星高速信号处理的基于FPGA的高速RS(244，212)编译码器实现方法。

背景技术

RS码，由Reed和Solomon应用Mattson-Solomon(MS)多项式于1960年构造出来，是一类有很强纠错能力的多进制BCH码，它既能纠正随机错误又能纠正突发错误，这种良好的特性使它特别适用于信道干扰非常复杂的通信系统中。所谓的复杂信道干扰的情况，就是指信道中出现的错误类型在某一时刻可能是突发错误也可能是随机错误，但是在某一确定时刻只能有一种类型的错误。RS码不仅是一种很好的纠正随机错误的码，又是一种接近最佳的纠正突发错误的码。RS码广泛应用于工程实际之中，在数字传输系统中，如果功率受限且通信质量要求高(如深空通信、潜水通信、移动通信等)，一般都采用以RS码为外码的级联码，在深空探测中，往往需要传输大量珍贵的遥测数据和工程数据，或者需要实时地传送清晰的动态图像数据，使用符合CCSDS标准的RS纠错码技术，可以确保所传送数据的可靠性。

RS的编码实现较为简单，在RS编码速度上，Zhigang Ren提出一种改进，选择Altera公司的Cyclone III(EP3C25Q240C8)，最大编码时钟频率为262.26MHz。

而在RS码的译码过程中，由于译码方法中关键方程的求解，采用了多次迭代的方法，本身实现就比较复杂，又因为译码方法的工程实现也比较困难，从而导致其工程实现成本较高，且难以达到理想的译码速度，所以，一种RS码是否能在实际中得到应用，很大程度上取决于译码算法是否可以简单、快速、经济。此前，Xilinx公司和法国MATRA MARCONI公司生产过满足CCSDS标准的(255，223)RS码的译码芯片，其中，Xilinx公司的译码芯片的两个输入码块之间的时间间隔不小于405个时钟周期，法国MATRA MARCON公司生产的译码芯片的最大数据通过率也不超过100Mbits/s，另外，专利CN100384116C中提出一种符合CCSDS标准的高速RS译码芯片，采用Xilinx公司的xcv600e-6hq240c作为实现芯片，其数据通过率大于400Mbit/s，资源使用小于18万系统门，所以，减少输入码块之间的间隔时钟周期和提高译码器部分的数据通过率是近期工程实现的迫切要求。

发明内容

本发明的目的在于克服上述已有技术的不足，提出一种基于FPGA的高速RS编译码器实现方法，以提高其通用性以及其所支持的数据吞吐率，满足不同场景的通信需求。

为了实现上述目的，本发明的技术方案如下：

本发明方法的技术原理包括RS编码原理与RS译码原理。

1.RS编码原理

令α为伽罗华域GF(2^m)中的本原元，可纠t个错误的RS码的生成多项式形式为：

g(x)=Πj=bb+2t-1(x-αsj)=Σi=032gixi---(1)]]>

其中b称为偏移量，s称为步进因子。

注：由于缩短循环码的生成多项式与原码是相同的，所以这不影响生成多项式的形式。

以RS系统码(n，k)为例，其中，码字的前k位是信息位，k+1到n位是检验位，且