[发明专利]带两级FPGA芯片的子板及两级FPGA芯片的配置方法

权利要求书

1.一种带两级FPGA芯片的子板，其特征在于，包含：第一非易失性存储器、第二非易失性存储器、通过总线与主控板相连的第一级现场可编程门阵列FPGA芯片、至少一个不通过总线与主控板相连的第二级FPGA芯片，各所述第二级FPGA芯片的型号和配置数据完全相同；

所述第一非易失性存储器与所述第一级FPGA芯片相连接，用于存储所述第一级FPGA芯片的配置数据；

所述第二非易失性存储器与各所述第二级FPGA芯片相连接，用于存储所述第二级FPGA芯片的配置数据；

所述第一级FPGA芯片用于在上电时从所述第一非易失性存储器中获取自身的配置数据，完成配置和初始化；

各所述第二级FPGA芯片用于在上电时从所述第二非易失性存储器中获取自身的配置数据，完成配置和初始化。

2.根据权利要求1所述的带两级FPGA芯片的子板，其特征在于，所述带两级FPGA芯片的子板还包含输出使能控制电路，所述第一级FPGA芯片与所述输出使能控制电路的输入端相连，所述输出使能控制电路的输出端与所述第二非易失性存储器和各所述第二级FPGA芯片相连；所述输出使能控制电路的输出端默认为高阻状态；

所述第一级FPGA芯片还用于在需要对所述第二级FPGA芯片的配置数据进行升级时，控制所述输出使能控制电路的输出有效，连通所述第二非易失性存储器，并对所述第二非易失性存储器中存储的所述第二级FPGA芯片的配置数据进行升级，在完成所述升级后，将所述输出使能控制电路的输出端控制为初始状态。

3.根据权利要求2所述的带两级FPGA芯片的子板，其特征在于，所述第一级FPGA芯片还用于在完成所述第二级FPGA芯片的配置数据的升级后，通过与各所述第二级FPGA芯片相连的专用数据线，指示各所述第二级FPGA芯片重新加载配置数据。

4.根据权利要求1所述的带两级FPGA芯片的子板，其特征在于，所述带两级FPGA芯片的子板包含的所述第二级FPGA芯片大于一个，其中一个第二级FPGA芯片被配置为主动模式；其余第二级FPGA芯片被配置为从模式；

所述主动模式的第二级FPGA芯片用于在上电时提供配置时钟给所述第二非易失性存储器和所述各从模式的第二级FPGA芯片。

5.根据权利要求1所述的带两级FPGA芯片的子板，其特征在于，所述第一级FPGA芯片还用于对所述第一非易失性存储器中存储的所述第一级FPGA芯片的配置数据进行升级。

6.根据权利要求1所述的带两级FPGA芯片的子板，其特征在于，所述第一级FPGA芯片通过总线直接与所述主控板相连，或者，所述第一级FPGA芯片通过总线经背板与所述主控板相连。

7.一种两级FPGA芯片的配置方法，其特征在于，包含以下步骤：

在上电时，通过总线与主控板相连的第一级现场可编程门阵列FPGA芯片，从与该第一级FPGA芯片相连接的第一非易失性存储器中获取自身的配置数据，完成配置和初始化；

不通过总线与主控板相连的各第二级FPGA芯片从与各所述第二级FPGA芯片相连接的第二非易失性存储器中获取自身的配置数据，完成配置和初始化；

其中，各所述第二级FPGA芯片的型号和配置数据完全相同。

8.根据权利要求7所述的两级FPGA芯片的配置方法，其特征在于，还包含以下步骤：

在需要对所述第二级FPGA芯片的配置数据进行升级时，所述第一级FPGA芯片控制输出使能控制电路的输出有效，所述输出使能控制电路的输入端与该第一级FPGA芯片相连，输出端与所述第二非易失性存储器和各所述第二级FPGA芯片相连，并且输出端默认为高阻状态的控制电路；

所述第一级FPGA芯片通过控制所述输出使能控制电路的输出有效，连通所述第二非易失性存储器，并对所述第二非易失性存储器中存储的所述第二级FPGA芯片的配置数据进行升级，在完成所述升级后，所述第一级FPGA芯片将所述输出使能控制电路的输出端控制为初始状态。

9.根据权利要求8所述的两级FPGA芯片的配置方法，其特征在于，所述第一级FPGA芯片在完成所述第二级FPGA芯片的配置数据的升级后，还执行以下步骤：

通过与各所述第二级FPGA芯片相连的专用数据线，指示各所述第二级FPGA芯片重新加载配置数据。