[发明专利]带两级FPGA芯片的子板及大屏控制系统

说明书

技术领域

本发明涉及视频处理领域，特别涉及视频处理中的FPGA芯片的配置技术。

背景技术

大屏控制系统一般为复杂的多功能系统，按照功能模块来分：基本可以划分为视频输入功能模块(如VGA、HDMI、DVI、BNC、IP网络等视频输入)、主控功能模块(中央处理器CPU系统)、输出功能模块(如DVI、HDMI、VGA等视频输出)。在现代系统设计中经常将各个功能模块用独立的板子去实现，则可以分为输入板，主控板，输出板，各板子之间可以连接到一块公共的背板上，用总线(一般为PCIE或者网络)进行通信，如图1所示的大屏控制器各板子的连接关系。在大屏系统中CPU只存在主控板，主控板负责整个系统(主要是输入、输出板，统称为子板)控制和管理，同时通过网络与远程服务器进行交互通信。各子板主要负责视频图像的处理，而内部主要又以现场可编程门阵列(Field Programmable Gate Array，简称“FPGA”)芯片负责视频图像的分割、拼接、叠加、缩放和倍桢处理，在此系统中主控板和各子板之间只能通过总线进行数据通信。

在大屏应用或者监控领域中，由于FPGA芯片在视频处理方面具有非常适合视频分割、拼接、叠加、缩放、倍帧并且视频输出延时小、延时一致性好等诸多优点，因此在该领域中广泛使用。

FPGA芯片在其正常工作时，FPGA的配置数据存储在静态随机存取存储器(Static Random Access Memory，简称“SRAM”)中，由于SRAM是易失性存储器，FPGA芯片在掉电后配置信息就会丢失，这样就要求每次上电时都要求外部电路将配置数据重新载入到片内的SRAM中，内部寄存器和I/O初始化完成后FPGA才能正常工作。目前对FPGA的配置方案如下：

一种方案是给每片FPGA芯片配专用非易失性存储器，此时FPGA做主(Master)设备，只要将FPGA的配置专用引脚与非易失性存储器相连，上电时FPGA会自动产生配置时序读取非易失性存储器的配置数据到片内SRAM，完成配置和初始化过程，通常非易失性存储器主要包括FLASH和电可擦可编程只读存储器(Electrically Erasable Programmable ROM，简称“EEPROM”)。

另一种方案在含微处理器的系统中应用，该系统中一般同样有存储FPGA配置数据的FLASH(或EEPROM)，并且直接与微处理器相连。此时FPGA做从(Slave)设备，微处理器做主(Master)设备，微处理器读取FLASH(或EEPROM)的FPGA配置数据并产生配置时序完成对FPGA的配置。

然而，本发明的发明人发现，由于使用处理功能的不同以及成本的限制，子板中往往有两种以上类型的FPGA芯片，一种为高端FPGA芯片，支持总线与主控板直接相连，另一种FPGA芯片并不支持总线直接与主控板相连。如果采用第一种配置方案，需要给每一片FPGA芯片都配一片非易失性存储器，成本较高。由于各个FPGA芯片的配置数据存储在各自独立的非易失性存储器中，主控板无法对其进行统一管理和配置，无法进行远程维护。如果采用第二种配置方案，需要给每块输入、输出板增加微处理器，然后用微处理器去实现所有FPGA芯片或者那些不直接与主控板相连的FPGA芯片的配置管理，该微处理器必须支持PCIE或者网络通信才能实现与主控板通信，这类处理器价格一般都很高。

发明内容

本发明的目的在于提供一种带两级FPGA芯片的子板及大屏控制系统，以低成本且方便地实现了对子板内所有FPGA芯片的配置管理。

为解决上述技术问题，本发明的实施方式提供了一种带两级FPGA芯片的子板，包含：

非易失性存储器、支持总线通信的第一级现场可编程门阵列FPGA芯片、至少一个不支持总线通信的第二级FPGA芯片；非易失性存储器与第一级FPGA芯片相连接，第一级FPGA芯片与各第二级FPGA芯片相连接；

非易失性存储器用于存储第一级FPGA芯片的配置数据；

第一级FPGA芯片用于在上电时，从非易失性存储器中读取自身的配置数据，完成配置和初始化，并在完成配置和初始化后，为各第二级FPGA芯片提供配置时序，将各第二级FPGA芯片的配置数据依次传输给相应的第二级FPGA芯片；

各第二级FPGA芯片用于在从第一级FPGA芯片接收到自身的配置数据后，完成配置和初始化。

本发明的实施方式还提供了一种大屏控制系统，包含背板、主控板和上述带两级FPGA芯片的子板；

其中，第一级FPGA芯片通过总线经背板与主控板相连。