[发明专利]一种应用于时钟数据恢复的鉴相器电路

权利要求书

1.一种应用于时钟数据恢复的鉴相器电路，其特征在于：

A、由4个延迟缓冲器（BUF1）、（BUF2）、（BUF3）、（BUF4）和4个三输入或非门（U1）、（U2）、（U3）、（U4）以及2个两输入或非门（U5）、（U6）组成；

B、Clk_P、Clk_N是差分时钟信号，Clk_P接到（U1）、（U2）的输入端，Clk_N接到（U3）、（U4）的输入端，Data_P、Data_N是差分数据信号；

C、 Data_P接到（U1）、（U3）和（BUF1）的输入端，Data_N接到（U2）、（U4）和（BUF1）的输入端；

D、（BUF1）的两个差分输出端分别接到（BUF2）的差分输入端，（BUF2）的两个差分输出端分别接到（BUF3）的两个差分输入端，（BUF3）的两个差分输出端分别接到（BUF4）的两个差分输入端，（BUF4）的两个差分输出端分别接到（U1）、（U3）和（U2）、（U4）的输入端；

E、（U1）、（U2）的输出端分别接到（U5）的两个输入端，（U3）、（U4）的输出端分别接到（U6）的两个输入端，（U5）的输出端UP以及（U6）的输出端DN分别表示相位超前和相位滞后信号。