[发明专利]多相加比选前向回溯Viterbi译码器

说明书

技术领域

本发明涉及无线通信领域，特别涉及一种用于WLAN MIMO-OFDM系统多相加比选前向回溯Viterbi译码器。

背景技术

采用Viterbi算法作为最大似然译码的卷积码是目前在数字无线通信中广泛应用的一种纠错码。Viterbi算法是通过在网格图中寻找最大似然路径而对噪声环境中的接收信号进行纠错译码。作为下一代无线局域网(Wireless Local AreaNetwork，WLAN)标准802.11n使用了约束长度为7的(2，1，7)卷积码，通过删余实现1/2，2/3，3/4和5/6码率，同时多输入多输出(Multiple Output MultipleInput)和正交频分复用(Orthogonal Frequency Division Multiplexing)技术的采用使数据吞吐率的成倍增加，在4根发射天线4根接收天线及40M带宽模式下，空间复用模式下最高数据率峰值可达600Mbps。802.11n标准广泛应用于无线移动手持设备上，从系统实际使用角度考虑，WLAN MIMO-OFDM系统要达到较低的总体功耗及硬件开销。考虑信标与数据组合形式帧格式及协议中对延时的要求，采用什么样的算法及结构来减少Viterbi译码器延时也是要考虑的方面。

一般Viterbi译码器由四部分组成：分支度量单元(Branch Metric Unit，BMU)，加比选单元(Add Compare Select，加比选)，路径度量单元(Path Metric Unit，PMU)和幸存路径存储单元(Survivor-path Memory Unit，SMU)。在BMU单元从接收到信道符号中计算分支度量值，加比选单元接收分支度量值和幸存路径度量值对每个状态进行加比选处理得到新的幸存路径及相应新的幸存路径度量值，幸存路径送入SMU单元中进行相应处理得到译码比特，得到路径度量值送入PMU单元中更新旧路径度量值来作为下一次迭代处理。

加比选单元作为主要计算单元由于其迭代处理结构，其是整个Viterbi译码器工作频率及吞吐率瓶颈。作为主要计算模块的加比选，占用了Viterbi译码器大部分逻辑运算资源。如何能在满足高吞吐率前提下，减少加比选运算资源对于减少整体硬件开销及面积有重大影响。

一般SMU单元采用寄存器交换(Register Exchange，RE)或回溯(Traceback，TB)算法实现，RE算法采用寄存器和选择器交换网络来实现前向译码，特点是延时小和功耗大，特别在约束长度大和基4算法中，其寄存器资源和功耗让我们不得不考虑其他实现算法。TB算法采用后向回溯译码模式，其特点是延时大和存储器读写次数多。

因此，针对Viterbi译码器在WLAN MIMO-OFDM系统中使用时，在满足高吞吐率前提下，如何去达到功耗、延时及硬件开销方面要求需要重点考虑。

发明内容

本发明的目的之一是提供一种用于WLAN MIMO-OFDM系统中能满足高吞吐率前提下，实现功耗、延时及硬件开销上整体平衡及优化的多相加比选前向回溯Viterbi译码器。

根据本发明的一个方面，提供一种多相加比选前向回溯Viterbi译码器，其特征在于，包括：

分支度量单元、多相加比选单元、路径度量存储单元及前向回溯幸存路径存储单元；

所述多相加比选单元采用了多相加比选结构，能按网格图奇数状态和偶数状态分时进行加比选多相操作；

所述前向回溯幸存路径存储单元在自身三组存储器上进行写幸存路径、读幸存路径操作，将幸存路径以循环方式写入三组存储器中，在写同时状态交换单元根据输入的幸存路径对状态进行交换，经过设置好的回溯长度次交换得到译码起始状态，最后根据译码起始状态和读取存储器中先前存入的幸存路径得到译码比特。

根据本发明提供的用于WLAN MIMO-OFDM系统多相加比选前向回溯Viterbi译码器，通过增加少量减法器和选择器来实现加比选按照奇数和偶数状态多相处理，减少近40％运算逻辑。另外将RE法思想引入到回溯算法中，采用前向回溯处理方式减小了译码延时，并减少存储器块的个数和读写存储器次数，与传统后向回溯比，可减小25％的译码延时。

附图说明

图1是本发明实施例提供的Viterbi译码器整体结构示意图；

图2是(2，1，7)卷积码的64状态的网格图；

图3是基4算法蝶形单元生成图；

图4是传统基4加比选单元结构示意图；

图5是本发明实施例提供的基4多相加比选单元结构示意图；