[发明专利]大功率高频器件密勒寄生电容屏蔽结构

说明书

技术领域

本发明涉及半导体大功率器件，具体涉及一种大功率高频器件的密勒寄生电容屏蔽结构。

背景技术

LDMOS器件是微电子集成电路与微波技术融合起来的集成化大功率固态微波功率半导体器件。LDMOS具有横向沟道结构，漏极、源极和栅极都在芯片表面，采用双扩散技术，在同一光刻窗口相继进行硼磷两次扩散，由两次杂质扩散横向结深之差可精确决定沟道长度。由于其较高的击穿电压、线性度好、效率高以及价格低廉等优势，它集中地使用于移动通信基站以及机载雷达等高频大功率装置中。

密勒电容(Miller Capacitance)是跨接在放大器的输出端与输入端之间的电容。MOSFET的输出电容是栅极与漏极之间的覆盖电容Cgd。在共源组态中，Cgd正好跨接在输入端(栅极)与输出端(漏极)之间，故密勒效应使得等效输入电容增大，导致频率特性降低。LDMOS的高频功率增益与密勒电容Cgd有着直接的关系，因此如何有效地降低器件的密勒电容对于器件的高频（大于1GHz）增益特性具有决定性的作用。

目前人们已经采用dummy法拉第屏蔽栅以及基于它演变出的各种不同结构来减小密勒寄生电容，图1为现有的LDMOS的横截面结构图。电阻约为0.005-0.01Ωcm 的P型衬底11上有一层高阻外延层12，外延层的电阻大致为20-30Ωcm，衬底11背面制作了一层背金层16。外延层12中包含了高掺杂源区13和高掺杂漏区14，P-SINK区域15通过通孔连通了高掺杂源区13和衬底以下的背金层16，使得电流从器件顶部到底部具有低电阻通道。在外延层12中的高掺杂源区13和高掺杂漏区14之间有P-body层17和漏区18，P-body层17为P型，它包围了整个高掺杂源区13，且与P-sink区域15是连通的；而漏区18则接近高掺杂漏区14，它包含了轻度掺杂的n型LDD区19和次轻掺杂的n型NHV1区20，NHV1区20与漏区相连通，主要作用是增加高掺杂漏区14的最大电流密度，而且可以提高漏源击穿电压。根据实际情况，漏区18可以包含更多的NHV2区或者NHV3区，掺杂浓度依次增加。在P-body层17与漏区18未重叠部分上方有栅极21，栅极21一般使用多晶硅作为材料，它和P-body层之间被氧化硅22隔开。栅极21两侧环绕有氧化物侧墙23用于防止大剂量的源漏注入过于接近沟道以致与发生源漏穿通。在栅极21上方有dummy法拉第屏蔽栅24，用于降低密勒电容Cgd。连接到栅极总线（gate bus）25，栅极总线可以用来减小栅极的接触电阻。高掺杂漏区14通过填钨通孔连接到金属层一的导线26以及金属层二27。从整体来看，这种结构的缺点在于栅极总线25与高掺杂漏区14之间会产生较大的密勒电容Cgd，这是不希望见到的现象。

发明内容

本发明的发明目的是提供一种大功率高频器件密勒寄生电容屏蔽结构，在不提高制造成本的前提下，有效地进一步减小LDMOS器件的密勒电容，以达到提高LDMOS大功率器件的高频功率增益的目的。

为达到上述发明目的，本发明采用的技术方案是：一种大功率高频器件密勒寄生电容屏蔽结构，用于LDMOS器件，所述LDMOS器件由分布在P-sink区域两边的两个互相对称的LDMOS结构构成，在LDMOS器件中设置有金属互连屏蔽结构，所述金属互连屏蔽结构为，在两个LDMOS结构的高掺杂源区上方，两个高掺杂源区、金属层一导线和金属层二导线通过层间通孔连接构成金属互连结构将栅极总线屏蔽起来。

进一步的技术方案，在两个LDMOS结构的高掺杂源区上方，金属层三导线通过层间通孔和金属层二导线连接，且两侧金属层三导线连通。由此实现更好的屏蔽效果。

由于上述技术方案运用，本发明与现有技术相比具有下列优点：

本发明使用金属互连结构来实现屏蔽，进一步降低了寄生密勒电容，提高了大功率高频器件的功率增益。

附图说明

图1是现有技术中LDMOS的剖视结构示意图；

图2是实施例一的剖视结构示意图；

图3是实施例二的剖视结构示意图。

具体实施方式

下面结合附图及实施例对本发明作进一步描述：