[发明专利]一种简单的三态输入电路

说明书

技术领域

本发明主要涉及到输入IO电路设计领域，特指一种三态输入电路。

背景技术

由于制造工艺的进步和设计技术的不断提升，越来越多的功能模块被集成在同一个芯片当中，SOC越来越普遍，功能模块的增多，必然导致输入输出的信号增多，对于芯片来说，这必然导致芯片IO个数增加。IO中由于包括驱动和ESD逻辑，其面积通常较大，对于很多控制类芯片来说，由于IO个数很多，其面积并不是受限于本身的功能模块面积，而是受限于IO的面积。同时IO个数的增多，必然导致芯片功耗的增大、芯片封装的成本增加等问题。

针对上述问题，为了缩小芯片面积、减小功耗、节约成本，很多芯片采用了IO复用技术，这一技术很好地解决芯片面积受限于IO个数的问题，但同时它也增加了内部控制逻辑和外部控制IO，对于某些芯片来说，三态输入IO是一个更好的选择，理论上说，一个2值IO只能表征两个逻辑状态，表征3个逻辑状态至少需要两个IO，而三态输入IO用一个IO就可以表征3个逻辑状态，对于芯片来说，理论上可以减少1/3的输入IO，且内控制逻辑也非常简单，实质上就是一个简单的译码电路，这在很大程度上减小了芯片面积受限于IO个数的压力，减小了芯片面积、降低了功耗、节约了成本。

发明内容

本发明要解决的问题就在于：针对现有技术问题，提供一种简单的三态输入电路。

本发明提出的解决方案为：本电路利用三极管的基极、集电极短接具有的二极管特性，分别将两个差分放大器的其中一个输入端偏置到两个固定电压，其两个电压差值为二极管的导通压降                                                ，然后利用差分放大器对电压差敏感的特性，对此电压差值进行放大，输出相应的标志信号，检测输入为高电平、低电平还是悬空，从而实现三态输入。

与现有技术相比，本发明的优点就在于：

1、性能优异：利用三极管的基极、集电极短接具有的二极管特性，提供一个稳定的电压差，为运放的提供了可靠的输入信号，PVT特性良好；

2、结构简单：本发明中提出的电路只用到两个差分放大器和一个电压偏置电路，结构非常简单。

附图说明

图1是本发明的电路原理图；

具体实施方式

以下将结合附图和具体实施对本发明做进一步详细说明：

如图1所示，本发明的电路由四个部分组成，偏置电路BIAS1、BIAS2，全差分放大器AMP1、AMP2组成，此外R1为输入限流电阻。R2、R3相同，且阻值很大，其作用是当输入端In悬空时，将a偏置到，其中为电源电压；R7、三极管Q4和R8组成偏置电路BIAS2，该偏置电路将节点b点电压偏置到，将节点c点电压偏置到，即b节点与c节点的电压差为；三极管Q1、Q2、Q3和电阻R4、R5、R6组成的全差分放大器AMP1，输入分别为a和b，输出分别为Z1和Z1b，三极管Q5、Q6、Q7和电阻R9、R10、R11组成的全差分放大器AMP2，输入分别为a和c，输出分别Z2和Z2b，这两个放大器完全一样，只是其中的一个输入信号不同。

对于差分输出信号Z1、Z1b和Z2、Z2b，我们约定当Z1-Z1b>0时为高电平，Z1-Z1b<0是为低电平；当Z2-Z2b>0时为高电平，Z2-Z2b<0是为低电平，如表1所示，H表示高电平，L表示低电平。下面就三态输入分别进行讨论：

表1、真值表