[发明专利]ONO结构及其制造方法

说明书

技术领域

本发明涉及一种半导体器件结构及其制造方法，尤其涉及一种快闪存单元结构(Flash Memory Cells)中的氧化物-氮化物-氧化物(Oxide-nitride-oxide，ONO)电介质(Dielectric)及其制造方法。

背景技术

半导体存储产品通常包含一存储矩阵(Memory array)，其中包括矩阵排列的存储单元。半导体器件其中的一种类型是快闪存储元件，其中包括快闪存储单元，每一快闪存储单元包括一存储电荷的浮栅(Floating-gate)电极，而此电荷由浮栅电极底下的一道新区域所提供，而此浮栅电极通常包含一存储电荷的电介质，在浮栅电极中常见的节电结构为氧化物-氮化物-氧化物(ONO)结构。

这种形式的结构在决定快闪存储元件的操作特性(Operating Characteristic)及可靠性(Reliability)上举足轻重。举例来说，高品质的ONO电介质结构应该提供如低缺陷密度(Defect Density)、长的故障平均时间(Mean time to failure)以及高电荷保持性能(Retention Capability)。

对于Flash产品，随着器件特性尺寸的不断缩小，传统的平面ONO结构用来存储电荷的面积也会相应地变小并使得总存储电荷降低。由于总存储电荷的锐减，Flash的数据读取难度将大幅增加。另外，Flash器件的重要性能参数中的保留时间(Retention time)也会被大幅度的降低。

因此需要一种能够实现在器件特性尺寸缩小的情况下维持电荷存储区面积的结构及制造方法。

发明内容

本发明要解决的技术问题是，提供一种能够实现在器件特性尺寸缩小的情况下维持电荷存储区面积的结构及制造方法。

为解决上述问题，本发明提供一种ONO结构的制备方法，包括以下步骤：

提供一半导体衬底，所述半导体衬底中具有包括有源区和浅沟槽隔离结构，所述浅沟槽隔离结构顶端高于所述有源区的顶端；

在所述半导体衬底表面依次形成下层氧化层、中层氮化层、牺牲氧化层和阻隔层，覆盖所述源区和所述浅沟槽隔离结构；

进行干法刻蚀工艺，停止于所述浅沟槽隔离结构顶端；

去除所述阻隔层和牺牲氧化层；

沉积上层氧化层，从而形成呈“U”形的ONO结构。

进一步的，所述浅沟槽隔离结构顶端高于所述有源区顶端，高度差大于

进一步的，所述下层氧化层采用原位蒸汽制作法或炉管热氧化法形成。

进一步的，所述中层氮化层采用炉管热氧化法形成。

进一步的，所述阻隔层为底部抗反射涂层。

本发明提供一种ONO结构，位于浅沟槽隔离结构之间的有源区上方，其特征在于，所述ONO结构包括下层氧化层、中层氮化层和上层氧化层，所述ONO结构呈”U”形，覆盖于所述源区上方及所述浅沟槽隔离结构的侧壁。

综上所述，本发明所述ONO结构形成于所述有源区上方以及所述浅沟槽隔离结构的侧壁，形成U字形结构，大大增加了ONO结构的面积，则在同等面积大小条件下，增大ONO的面积，进而扩大了电荷存储区的面积，从而大大提高了存储能力。

附图说明

图1为本发明所述ONO结构制造方法的简要流程示意图。

图2～图5为本发明中所述ONO结构制造过程中的结构示意图。

具体实施方式

为使本发明的内容更加清楚易懂，以下结合说明书附图，对本发明的内容作进一步说明。当然本发明并不局限于该具体实施例，本领域内的技术人员所熟知的一般替换也涵盖在本发明的保护范围内。

其次，本发明利用示意图进行了详细的表述，在详述本发明实例时，为了便于说明，示意图不依照一般比例局部放大，不应以此作为对本发明的限定。

本发明的核心思想是：形成一种“U”字形的ONO结构，覆盖于所述有源区上方及所述浅沟槽隔离结构的侧壁，从而达到增加了ONO结构的表面积，提高存储能力的目的。

图1为本发明所述ONO结构制造方法的简要流程示意图，图2～图5为本发明中所述ONO结构制造过程中的结构示意图。请结合图1至图5，本发明提供的ONO结构的制备方法，包括以下步骤：