[发明专利]基于交替码调制的ISR信号处理系统

权利要求书

1.一种基于交替码调制的ISR信号处理系统，其特征在于包括：

FPGA模块，用于接收外部输入的处理参数和数据信号，对接收的数据进行数字下变频，将处理参数和数字下变频结果发送给第一个DSP芯片，并为DSP提供基准时钟；

DSP模块，包括三个DSP芯片，这三个DSP芯片之间通过以DMA方式传输数据的链路口连接，且第一芯片DSP1通过21位地址总线和32位数据总线与FPGA模块相连；第一芯片DSP1用于接收FPGA传送的处理参数和数据并对接收的数据进行滤波，第二芯片DSP2用于计算滤波结果的自相关函数和积累自相关结果，第三芯片DSP3用于对积累的自相关结果用模糊函数修正并计算回波信号的功率谱，最终将累积的自相关结果和功率谱结果以UDP包的形式输出；

电源模块，用于为FPGA和DSP提供所需的工作电压。

2.根据权利要求1所述的ISR信号处理系统，其特征在于：第一芯片DSP1包括：

数字下变频处理子模块，用于接收FPGA传送的处理参数和数字下变频结果，将处理参数通过链路口以DMA方式发送给第二芯片DSP2，并根据处理参数计算出传送数字下变频结果的个数，将这些个数的数字下变频的结果传送到滤波子模块；

滤波子模块，用于对FPGA输入的数字下变频结果进行滤波处理，并将滤波结果通过链路口以DMA方式发送给第二芯片DSP2。

3.根据权利要求1所述的ISR信号处理系统，其特征在于：第二芯片DSP2包括：

滤波结果处理子模块，用于接收第一芯片DSP1传送的处理参数和滤波结果，将处理参数通过链路口以DMA方式发送给第三芯片DSP3，并根据处理参数计算出传送滤波结果的个数，将这些个数的滤波结果传送到自相关函数计算子模块；

自相关函数计算子模块，用于计算滤波结果的自相关函数，以及对自相关函数进行符号修正，并将符号修正后的自相关函数结果传送到多周期累积子模块；

多周期累积子模块，用于累积不同周期间符号修正后的自相关函数，并将最终积累的自相关函数结果通过链路口以DMA方式发送给第三芯片DSP3。

4.根据权利要求1所述的ISR信号处理系统，其特征在于：第三芯片DSP3包括：

自相关函数处理子模块，用于接收第二芯片DSP2传送的处理参数和积累的自相关函数结果，并根据处理参数通过查表法进行模糊函数值选取，将积累的自相关函数结果和选取的模糊函数值传送到模糊函数修正子模块；

模糊函数修正子模块，利用选取的模糊函数修正积累的自相关函数结果，得到电离层等离子体的自相关函数，并将最终的自相关函数传送到功率谱计算子模块；

功率谱计算子模块，对最终的自相关函数进行FFT并取模值，得到电离层等离子体的功率谱估计结果，并将最终的自相关结果和功率谱结果以UDP包的形式输出。

5.一种利用权利要求1所述的系统进行ISR信号处理的方法，包括：

(1)处理参数传输步骤，FPGA模块接收外部输入的处理参数，并将处理参数发送给第一芯片DSP1，第一芯片DSP1从FPGA模块获取处理参数后，将处理参数通过链路口以DMA方式传送给第二芯片DSP2，第二芯片DSP2再将处理参数通过链路口以DMA方式传送给第三芯片DSP3，3片DSP接收处理参数后，根据处理参数分别计算出传送数字下变频结果的个数、传送滤波结果的个数；

(2)数字下变频步骤，FPGA模块接收外部输入的数据信号，并对接收的数据信号进行数字下变频；

(3)数字下变频结果传输步骤，FPGA模块将数字下变频结果发送给数字下变频处理子模块；

(4)滤波步骤，数字下变频处理子模块将处理的数字下变频结果传送到滤波子模块，滤波子模块对其进行滤波，并将滤波结果通过链路口以DMA方式发送给滤波结果处理子模块；

(5)计算自相关步骤，滤波结果处理子模块将处理的滤波结果传送到自相关函数计算子模块，自相关函数计算子模块计算不同高度内滤波结果的自相关函数，并对自相关函数进行符号修正，最后自相关函数计算子模块将修正后的自相关结果传送到多周期累积子模块；

(6)自相关积累步骤，多周期累积子模块对不同周期间的自相关函数进行积累，返回步骤(2)，进行下一周期的探测，直到探测结束，最后，多周期累积子模块将最终积累的自相关函数结果通过链路口以DMA方式发送给自相关函数处理子模块；

(7)模糊函数修正步骤，自相关函数处理子模块将处理的自相关结果和选取的模糊函数值传送到模糊函数修正子模块，模糊函数修正子模块对自相关函数结果进行模糊函数修正，得到电离层等离子体的自相关函数，将电离层等离子体的自相关函数传送到功率谱计算子模块；

(8)功率谱计算步骤，功率谱计算子模块对电离层等离子体的自相关函数进行FFT取模值，得到功率谱估计结果；

(9)输出步骤，功率谱计算子模块将电离层等离子体的自相关函数和功率谱估计结果以UDP包的形式输出。