[发明专利]用于分集组合数据检测的系统和方法

说明书

技术领域

本发明涉及用于数据处理的系统和方法，更具体地，涉及数据处理系统中的码型(pattern)检测。

背景技术

典型的存储设备包括存储信息的磁存储介质，在该存储介质上以磁形式表示信息。头与存储介质相关地安置，头感测以磁形式表示的信息并且提供与以磁形式表示的信息对应的电信号。该电信号最终被传递到数据检测电路，其执行一个或更多个数据检测处理以恢复原始写入到存储介质的信息。保持在存储介质上的信息典型地包括用户数据和同步数据两者。用户数据可以被视为随机码型，而同步数据通常是可以用于例如标识存储介质上的位置的已定义的码型。

各种现有的数据处理系统利用例如阈值检测器电路处理接收到的同步数据并且识别位置数据。该电路在接收到的数字采样被正确地预处理以考虑噪声的情况下工作良好。然而，在一些情况下该预处理决不是最优的。这导致了不能确立位置，并且由此使性能劣化。

因此，至少出于上述原因，在本领域中需要先进的用于数据处理的系统和方法。

发明内容

本发明涉及用于数据处理的系统和方法，更具体地，涉及数据处理系统中的码型检测。

本发明的各种实施例提供了包括码型检测电路的数据处理电路。码型检测电路包括至少两个数据检测器电路，每个数据检测器电路可操作用于接收相同的数据采样系列并且分别提供第一检测数据输出和第二检测数据输出。此外，数据码型检测电路包括结果组合电路，其可操作用于至少部分地基于第一检测数据输出和第二检测数据输出断言码型发现输出。

在上述实施例的一些实例中，结果组合电路进一步包括：第一比较器电路、第二比较器电路和组合器电路。第一比较器电路可操作用于将第一检测数据输出与码型进行比较，并且当发生第一检测数据输出和该码型之间的匹配时，断言第一初步码型发现指示。第二比较器电路可操作用于将第二检测数据输出与该码型进行比较，并且当发生第二检测数据输出和该码型之间的匹配时，断言第二初步码型发现指示。组合器电路可操作用于至少部分地基于第一初步码型发现指示和第二初步码型发现指示断言码型发现输出。在特定的情况下，组合器电路可操作用于当第一初步码型发现指示和第二初步码型发现指示均指示码型发现时断言码型发现输出。在其他情况下，组合器电路可操作用于当第一初步码型发现指示和第二初步码型发现指示之一指示码型发现时断言码型发现输出。

在上述实施例的多种实例中，第一数据检测器电路应用的第一数据检测算法不同于第二数据检测器电路应用的第二数据检测算法。在某些这样的情况下，第一数据检测器电路和第二数据检测器电路可以是(但是不限于)：阈值检测器电路、双态检测器电路、或者维特比(Viterbi)算法检测器电路。在某些情况下，第一数据检测器电路与第二数据检测器电路同时并行地对数据采样系列的同一子集进行操作。

在上述实施例的一些实例中，码型检测电路进一步包括第三数据检测器电路。第三数据检测器电路可操作用于接收所述数据采样系列并且提供第三检测数据输出。在这些实例中，结果组合电路可操作用于至少部分地基于第一检测数据输出、第二检测数据输出和第三检测数据输出断言码型发现输出。在某些这样的实例中，第一数据检测器电路是维特比算法检测器电路，第二数据检测器电路是阈值检测器电路，并且第三数据检测器电路是双态检测器电路。

本发明的其他实施例提供了用于码型检测的方法，其包括：接收数据采样系列；对所述数据采样系列执行第一数据检测以产生第一检测输出；对所述数据采样系列执行第二数据检测以产生第二检测输出；以及至少部分地基于第一检测输出和第二检测输出断言码型发现信号。第二数据检测不同于第一数据检测。在一些情况下，第一数据检测和第二数据检测并行执行。

在上述实施例的一些实例中，第一数据检测是阈值数据检测、双态数据检测、或维特比算法数据检测；而第二数据检测是阈值数据检测、双态数据检测、维特比算法数据检测。在上述实施例的一些实例中，这些方法进一步包括对所述数据采样系列执行第三数据检测以产生第三检测输出。在这些情况下，第三数据检测不同于第一数据检测和第二数据检测，并且至少部分地基于第一检测输出、第二检测输出和第三检测输出断言码型发现信号。在一些这样的情况下，第一数据检测是维特比算法数据检测，第二数据检测是阈值数据检测，并且第三数据检测是双态数据检测。在一个或更多个情况下，第一数据检测、第二数据检测和第三数据检测并行执行。

本发明内容部分仅提供了本发明的一些实施例的一般概述。通过下面的详细描述、所附权利要求和附图，本发明的许多其他的目的、特征、优点和其他实施例将变得更加全面明显。

附图说明