[发明专利]一种多程环振荡器的离散频率调节方法

说明书

技术领域：

本发明涉及芯片设计，尤其是一种多程环振荡器的离散频率调节方法，在设计多程环振荡器的延迟单元时，将辅助环路设计为固定辅助环路和可变辅助环路，并依靠控制电路来调节延迟单元的电源电压和可变辅助环路的共模点电压，根据芯片的实际测试频率，选择性地切换控制电路中的控制点，以此来对芯片的工作频率范围进行调节。

背景技术：

在逻辑电路和无线通信系统中，时钟或载波的质量是确保系统能否正常工作的关键因素.对时钟而言，时间抖动(Jitter)是评价其质量的重要标准；对于载波而言，相位噪声(Phase Noise)是评价其质量的重要标准.实际上，时间抖动和相位噪声都是附加在理想正弦信号上的随机噪声.因此，如何减小这种附加噪声是设计者最为关注的方面之一.随着芯片性能的不断提升，对时钟频率的要求也越来越高，例如个人电脑的主频早已达到了GHz并不断提高.除了依靠工艺进步带来了器件尺寸的缩小外，还必须通过结构的设计来满足对超高频时钟产生模块的需求.在CMOS逻辑工艺中，环振荡器是时钟产生电路最常见形式，其具有多相位差分输出和面积紧凑的特点，但是工作频率和相位噪声都比较受限.因此，提升环振荡器的振荡频率和优化其相位噪声是芯片设计人员努力的方向.

多程环振荡器(Multi-pass Ring Oscillator)是一种考虑了频率提升和相位噪声优化的结构.其原理可以简单描述如下：振荡环路由级联的延迟单元构成，每个延迟单元包含主振荡环路和辅助振荡环路，辅助振荡环路先于主振荡环路启动，进而缩小延迟单元的延迟时间；由于增益级晶体管周期性的短时间导通，噪声只能少量地注入到振荡环路中，再加上振荡信号接近满摆幅，因此可以达到提升振荡频率和优化相位噪声的双重目的.

参考文献：

[1]C.H.Park，and B.Kim，“A Low-Noise，900-MHz VCO in 0.6-mm CMOS，”IEEE J.Solid State Circuits，vol.34，pp.586-591，May 1999.

[2]Yalcin Alper Eken，and John P.Uyemura，“A 5.9-GHz Voltage-Controlled Ring Oscillator in0.18μm CMOS，”IEEE J.Solid State Circuits，vol.39，pp.230-233，Jan.2004.

发明内容：

一般来说，批量生产芯片时，同批次的晶片存在较为一致的偏向性，即芯片的振荡频率整体往上漂或者整体往下漂.基于当前的设计水平和生产水平，环振荡器的设计振荡频率范围与实际测试结果很难做到完全相同，原因在于工艺的稳定性以及有限的仿真设计手段.虽然环振荡器具有一定频率范围内的连续可调能力，但是仍然面临频率范围偏高或者偏低的问题.为确保良率，最好在设计阶段加入对频率调节的考虑，增加设计上的冗余量.该方案必须具有易于实现且性能影响小的双向调节能力，即能够对振荡频率进行整体性地提升或者降低.在多程环振荡器中，可供调节的参数很有限，造成了双向调节能力的设计难度.

为解决上述问题，本发明主要目的在于提供一种多程环振荡器的离散调节频率的方法.在设计多程环振荡器时，通过控制电路调节延迟单元中可调辅助增益级共模点的等效反馈电阻来改变上述可调辅助增益级的驱动能力，以此调节延迟单元的延迟时间进而实现对振荡频率的离散调节.

为获致上述的目的，本发明的多程环振荡器的离散频率调节方法，通过调节延迟单元中辅助增益级的驱动能力来对多程环振荡器的振荡频率进行调节，而该辅助增益级的驱动能力由其源极的负反馈电阻来调节，该源极负反馈电阻由开关阵列控制的等效电阻网络实现.

依靠本发明的多程环振荡器得离散频率调节方法，可以使多程环振荡器产生多条离散的调谐曲线，扩大了频率的覆盖范围，增强了抗工艺波动的能力，可以有效提高芯片的良率.

附图说明：

图1是传统的多程环振荡器的原理图；

图2是多程环振荡器器中延迟单元的结构图；

图3是根据本发明实施的辅助增益级的原理图；

图4是根据本发明实施的具备离散频率调节能力的多程环振荡器的原理图；

图5是根据本发明实施的可变电阻的原理图；

图6是根据本发明实施的多程环振荡器的频率覆盖范围.

图中元件参数说明：

11延迟单元111辅助增益级112主增益级113连续调节负载

12可变电阻