[发明专利]星载高分辨率CCD相机图像数据传输电路

权利要求书

1.星载高分辨率CCD相机图像数据传输电路，包括高速串行差分发送电路和高速串行差分接收电路；其特征是，所述高速串行差分发送电路接收星载高分辨率CCD相机输出的并行图像数据、行同步信号和数据时钟信号，所述并行图像数据和行同步信号通过高速串行差分发送电路在一个时钟周期内转换为三组数据LVDS信号流发送；数据时钟信号通过高速串行差分发送电路转换为时钟LVDS信号流在第四组LVDS信号流发送，所述四组LVDS信号流通过LVDS传输电缆传送至高速串行差分接收电路；所述的高速串行差分发送电路和高速串行差分接收电路分别设置在发送端印制电路板和接收端印制电路板上，所述两块印制电路板通过LVDS电缆进线连接。

2.根据权利要求1所述的星载高分辨率CCD相机图像数据传输电路，其特征在于，所述的高速串行差分发送电路包括高速LVDS串行器(215)、电阻R₁至电阻R₁₀和电容C₁至电容C₃；所述高速串行差分接收电路包括：高速LVDS解串器(218)、电阻R₁₁至电阻R₂₈和电容C₄至电容C₁₀；所述高速LVDS串行器(215)的数据输入端(201)作为并行图像数据的输入端，高速LVDS串行器(215)的同步信号输入端(202)作为行同步信号的输入端，高速LVDS串行器(215)的时钟输入端(203)作为数据时钟信号的输入端，高速LVDS串行器(215)的第一数据差分驱动器(207)的正输出端通过电阻R₁、第一LVDS电缆和电阻R₁₉与高速LVDS解串器(218)的第一数据差分接收器(211)的正输入端连接，高速LVDS串行器(215)的第一数据差分驱动器(207)的负输出端通过电阻R₂、第一LVDS电缆和电阻R₂₀与高速LVDS解串器(218)的第一数据差分接收器(211)的负输入端连接；

所述高速LVDS串行器(215)的第二数据差分驱动器(208)的正输出端通过电阻R₃、第二LVDS电缆和电阻R₂₁与高速LVDS解串器(218)的第二数据差分接收器(212)的正输入端连接，高速LVDS串行器(215)的第二数据差分驱动器(208)的负输出端通过电阻R₄、第二LVDS电缆和电阻R₂₂与高速LVDS解串器(218)的第二数据差分接收器(212)的负输入端连接；

所述高速LVDS串行器(215)的第三数据差分驱动器(209)的正输出端通过电阻R₅、第三LVDS电缆和电阻R₂₃与高速LVDS解串器(218)的第三数据差分接收器(213)的正输入端连接，高速LVDS串行器(215)的第三数据差分驱动器(209)的负输出端通过电阻R₆、第三LVDS电缆和电阻R₂₄与高速LVDS解串器(218)的第三数据差分接收器(213)的负输入端连接；

所述高速LVDS串行器(215)的时钟差分驱动器(210)的正输出端通过电阻R₇、第四LVDS电缆和电阻R₂₅与高速LVDS解串器(218)的时钟差分接收器(214)的正输入端连接，高速LVDS串行器(215)的时钟差分驱动器(210)的负输出端通过电阻R₈、第四LVDS电缆和电阻R₂₆与高速LVDS解串器(218)的时钟据差分接收器(214)的负输入端连接；

所述电阻R₁₁的一端通过电阻R₁₉与高速LVDS解串器(218)的第一数据差分接收器(211)的正输入端连接，电阻R₁₁的另一端与电阻R₁₂、电容C₄的一端连接，所述电阻R₁₂的另一端通过电阻R₂₀与高速LVDS解串器(218)的第一数据差分接收器(211)的负输入端连接，所述电容C₄的另一端接地；

所述电阻R₁₃的一端通过电阻R₂₁与高速LVDS解串器(218)的第二数据差分接收器(212)的正输入端连接，电阻R₁₃的另一端与电阻R₁₄、电容C₅的一端连接，电阻R₁₄的另一端通过电阻R₂₂与高速LVDS解串器(218)的第二数据差分接收器(212)的负输入端连接，电容C₅的另一端接地；

所述电阻R₁₅的一端通过电阻R₂₃与高速LVDS解串器(218)的第三数据差分接收器(213)的正输入端连接，电阻R₁₅的另一端与电阻R₁₆、电容C₆的一端连接，电阻R₁₆的另一端通过电阻R₂₄与高速LVDS解串器(218)的第三数据差分接收器(213)的负输入端连接，电容C₆的另一端接地；

所述电阻R₁₇的一端通过电阻R₂₅与高速LVDS解串器(218)的时钟差分接收器(214)的正输入端连接，电阻R17的另一端与电阻R₁₈、电容C₇的一端连接，电阻R₁₈的另一端通过电阻R₂₆与高速LVDS解串器(218)的时钟差分接收器(214)的负输入端连接，电容C₇的另一端接地；

所述高速LVDS解串器(218)的数据输出端(204)作为图像数据的输出端，高速LVDS解串器(218)的同步信号输出端(205)作为行同步信号的输出端，高速LVDS解串器(218)时钟输出端(206)作为数据时钟信号的输出端；

所述高速LVDS串行器(215)的接地端(217)通过参考地线与高速LVDS解串器(218)的接地端(220)连接，电阻R₉和电阻R₁₀并联连接在电源VCC与高速LVDS串行器(215)的电源输入端(216)之间，电容C₁、电容C₂和电容C₃并联连接在高速LVDS串行器(215)的电源输入端(216)与参考地线之间，电阻R₂₇和电阻R₂₈并联连接在电源VCC与高速LVDS解串器(218)的电源输入端(219)之间，电容C₈、电容C₉和电容C₁₀并联连接在高速LVDS解串器(218)的电源输入端(219)与参考地线之间。