[发明专利]一种基于FPGA的AT96总线控制器IP核及其构建方法

说明书

一、技术领域

本发明涉及通信类单板通过AT96总线接口互联的应用，尤其涉及一种基于FPGA的AT96总线控制器IP核及其构建方法，属于通讯设备设计及应用技术领域。

二、背景技术

为了将AT96总线PC机应用在恶劣的工业环境中，1994年由德国SIEMENS公司发起制定了AT96总线欧洲卡标准(IEEE996)，并在欧洲得到了推广应用。AT96总线＝AT96总线电气规范+96芯针孔连接器+欧洲卡规范(IEC297/IEEE 1011.1)。AT96总线工控机消除了模板之间的边缘金手指连接，具有抗强震动和冲击能力；其16位数据总线、24位寻址能力、高可靠性和良好的可维护性，更适合在恶劣工业环境中应用。在国外，AT96总线工控机较齐全，有80386、80486产品，也有PENTIUM系列产品，支持高速ETHERNET网络接口。由于AT96总线具有上述优越性，AT96总线开始广泛的用于自动控制、数据传输设备、医疗器械等行业。这些设备为了支持AT96总线访问的功能，必须在设备上设计AT96总线控制器。传统的AT96总线控制器都是以ASIC芯片为主，其优点是硬件设计方便，不必考虑AT96总线协议的内部实现。但缺点是成本较高，可移植性差，配置操作繁琐，应用效率不高。因此，设计一款可移植性强、配置操作简单、应用效率高且成本较小的AT96总线控制器是很有必要的，本文公开了一种基于FPGA的AT96总线控制器IP核的设计和实现方法。

三、发明内容

1)发明目的：

现有的AT96总线控制器大部分基于ASIC芯片设计的，其设计复杂、可移植性差，配置操作繁琐，应用效率不够，且成本较高。本发明的目的是为了克服现有基于ASIC芯片的AT96总线控制器的缺点，提供一种基于现场可编程门阵列(即FPGA)的AT96总线控制器IP核及其构建方法，它配置简单、可移植性强，AT96总线协议完全由FPGA硬件完成，降低了CPU的负荷，同时大大降低应用成本。

2)技术方案：

1、本发明一种基于FPGA的AT96总线控制器IP核，它是由AT96总线接口模块(001)、AT96总线控制器状态机模块(002)、FIFO缓存模块(003)、局部总线控制模块(004)、局部总线接口模块(005)和功能配置模块(006)组成，如图2所示，它们之间的位置连接关系和信号流向如下所述：

AT96总线接口模块(001)一端连接到AT96总线接口卡上，另一端与AT96总线控制器状态机模块(002)连接，AT96总线控制器状态机模块(002)连接到FIFO缓存模块(003)上，FIFO缓存模块(003)直接连接到局部总线控制模块(004)，而局部总线控制模块(004)连接到局部总线接口模块(005)，功能配置模块(006)与AT96总线控制器状态机模块(002)、FIFO缓存模块(003)、局部总线控制模块(004)及局部总线接口模块(005)都有连接。

a)AT96总线接口模块(001)一端连接到AT96总线接口卡上，另一端连接到AT96总线控制器状态机模块(002)，其接收来自AT96总线上的数据及控制信号或发送数据及控制信号到AT96总线上；

b)AT96总线控制器状态机模块(002)是整个IP核的控制核心，其采用有限状态机FSM实现AT96总线协议规定的AT96总线时序以及数据的接收或发送缓存控制。AT96总线控制器状态机模块(002)连接到FIFO缓存模块(003)上，由AT96总线控制器状态机模块(002)控制向FIFO缓存模块(003)中缓存接收到的数据和控制信号数据或从FIFO缓存模块(003)中读取要发送的数据和控制信号数据；

c)FIFO缓存模块(003)用于AT96总线时钟域和局部总线时钟域的切换功能，它直接连接到局部总线控制模块(004)，由局部总线控制模块(004)控制从FIFO缓存模块(003)读出接收的数据和控制信号或存入要发送到AT96总线上的数据和控制信号；

d)局部总线控制模块(004)连接到局部总线接口模块(005)，局部总线接口模块(005)是实现FPGA内部总线接口与CPU接口的转换功能；

e)功能配置模块(006)与AT96总线控制器状态机模块(002)、FIFO缓存模块(003)、局部总线控制模块(004)及局部总线接口模块(005)都有连接，主要功能是配置AT96总线控制器IP核的参数，设置AT96总线控制器IP核的工作模式、中断检测方式、主从切换及指示运行状态信息。