[发明专利]抛光方法以及栅极的形成方法

说明书

技术领域

本发明涉及半导体制造领域，特别涉及一种抛光方法以及栅极的形成方法。

背景技术

在半导体制备工艺中，平整的晶圆表面对于器件的小型化和高密度化极其重要，传统平坦化晶圆表面的方法为化学机械抛光法(CMP，Chemical Mechanical Polishing)。该方法在晶圆表面与抛光垫之间加入抛光液，利用机械力的作用和抛光液与晶圆表面产生的化学反应，平坦化晶圆表面。传统化学机械抛光法为游离磨料抛光法，包含于抛光液中的磨料在抛光垫上随机分布，其分布密度不均匀，抛光效果比较差，而且抛光液利用率低，抛光液废液容易污染环境等，因此逐渐被固结磨料抛光法(Fixed Abrasive Polishing)取代。

固结磨料抛光法，是将磨料和抛光垫结合起来，形成表面具有规则凹凸形状的固结磨料抛光垫(Fixed Abrasive Pad)。现有的固结磨料抛光法的抛光过程，如图1所示，输入滚筒105a和输出滚筒105b将抛光垫102输送到抛光台101上，并用抛光液润湿抛光垫102表面；将晶圆103吸附固定在抛光头104上，并使其表面与抛光垫102的磨料层相接触；启动动力驱动，抛光台101在轴承100的旋转带动下旋转，晶圆103也在旋转的抛光头104带动下旋转，其与抛光垫102作相对运动，使得晶圆103表面不断与抛光垫102表面的磨料层摩擦而被研磨。由于在抛光过程中，只有固结在抛光垫102的磨料层的突出部位(磨料块)才与晶圆103表面的相接触部位发生作用，相对于传统的游离磨料抛光法，由于接触区域的减小，微小接触区域产生局部较大的压力，抛光速率有较大程度的提高；还能够获得很好的抛光效果以及扩大过抛的工艺窗口，大大减少晶圆抛光时产生的凹陷(Dishing)和过抛(Erosion)，提高了产品的良率；另外，抛光速率对于晶圆表面形貌有很高的选择性，因而，只需较少的去除量，即可达到平坦化的目的，降低了生产成本。随着半导体制造工艺的不断发展，集成电路中的半导体器件的特征尺寸(CD，Critical Dimension)越来越小，固结磨料抛光法已显得越来越重要。

随着半导体制造工艺的不断发展，集成电路中的半导体器件的特征尺寸(CD，Critical Dimension)越来越小，为了解决小尺寸器件带来的一系列问题，高介电常数(High-K)材料的栅介质层和金属栅极(Metal Gate)相结合的技术被引入至MOS晶体管的制造过程中。

图2至图6是现有技术中高K栅介质金属栅极形成方法的剖面结构示意图。

步骤(1)，参阅图2，步骤(1)又包括多个步骤组成：在半导体衬底(图中未示出)上形成伪栅结构，所述伪栅结构包括牺牲氧化层201以及覆盖所述牺牲氧化层201的多晶硅层202；在所述伪栅结构周围形成侧墙203，所述侧墙203的材料一般为二氧化硅；依次形成氮化硅层204、介质层205，所述氮化硅层204覆盖所述多晶硅层202、侧墙203和衬底，所述介质层205的材料一般为二氧化硅。

步骤(2)，参阅图3，对所述介质层205进行抛光操作，直至暴露出所述氮化硅层204。

步骤(3)，参阅图4，继续对氮化硅层204以及所述介质层205进行抛光操作，停止于所述多晶硅层202。

步骤(4)，参阅图5，刻蚀去除所述伪栅结构(多晶硅层202以及牺牲氧化层201)，形成开口206。

步骤(5)，参阅图6，在图5所示的开口206中依次形成栅介质层200和金属栅极207，所述栅介质层200由高介电常数材料构成，所述金属栅极207的材料一般为铝或钌。

上述对所述介质层205进行抛光操作，直至暴露出所述氮化硅层204的步骤(2)以及对氮化硅层204以及所述介质层205进行抛光操作，停止于所述多晶硅层202的步骤(3)通常是连续进行的，由于传统的游离磨料抛光法难以取得较好的晶圆表面平坦度以及均匀度，因此目前通常采用固结磨料抛光法进行抛光操作。虽然以固结磨料抛光法进行步骤(2)时，能够取得很好的抛光效果(表面平坦度以及均匀度)，但是在进行步骤(3)时却产生了明显的凹陷和过抛问题，如图10所示，过抛形成的开口208，凹陷形成的开口209，抛光效果较差。

相关技术还可参考专利号为US20020049027的美国专利，但是该专利对于解决上述问题并未涉及。

发明内容

本发明要解决的问题是现有技术中在固结磨料抛光垫上对氮化硅层进行抛光且停止于多晶硅层时产生的凹陷和过抛问题。