[发明专利]电介质隔离型半导体装置的制造方法无效
| 申请号： | 201110102083.1 | 申请日： | 2011-04-22 |
| 公开（公告）号： | CN102244028A | 公开（公告）日： | 2011-11-16 |
| 发明（设计）人： | 秋山肇 | 申请（专利权）人： | 三菱电机株式会社 |
| 主分类号： | H01L21/762 | 分类号： | H01L21/762;H01L21/336 |
| 代理公司： | 中国专利代理(香港)有限公司 72001 | 代理人： | 毛利群;王洪斌 |
| 地址： | 日本*** | 国省代码： | 日本;JP |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | |||
| 搜索关键词： | 电介质 隔离 半导体 装置 制造 方法 | ||
1. 一种电介质隔离型半导体装置的制造方法，其特征在于，具备：
在半导体衬底的主面的第1区域形成多个沟槽的工序；
对所述半导体衬底的表面进行氧化，在所述半导体衬底的所述主面形成第1电介质层，在所述第1区域形成第1厚膜电介质层的工序；
在所述半导体衬底隔着所述第1电介质层贴合第1导电型的半导体层的工序；
在所述第1厚膜电介质层的上方，对所述半导体层的一部分注入杂质，形成第1半导体区域的工序；
以从所述第1半导体区域离开并包围所述第1半导体区域的方式，对所述半导体层的一部分注入与所述第1导电型相反的第2导电型的杂质，形成第2半导体区域的工序；
形成连接于所述第1半导体区域的第1主电极的工序；
形成连接于所述第2半导体区域的第2主电极的工序；以及
在所述半导体衬底的背面形成背面电极的工序。
2. 根据权利要求1所述的电介质隔离型半导体装置的制造方法，其特征在于，在所述第1厚膜电介质层将所述多个沟槽作为空洞而残留。
3. 根据权利要求1或2所述的电介质隔离型半导体装置的制造方法，其特征在于，还具备：
在所述半导体层的主面的第2区域形成多个沟槽的工序；以及
对所述半导体层的表面进行氧化，在所述半导体层的所述主面形成第2电介质层，在所述第2区域形成第2厚膜电介质层的工序，
在对所述半导体衬底贴合所述半导体层时，以所述第1厚膜电介质层和所述第2厚膜电介质层相向的方式进行对准调整，使所述第1电介质层和所述第2电介质层密接。
4. 根据权利要求3所述的电介质隔离型半导体装置的制造方法，其特征在于，所述第2厚膜电介质层的宽度比所述第1半导体区域的宽度大。
5. 根据权利要求3所述的电介质隔离型半导体装置的制造方法，其特征在于，所述第1厚膜电介质层的宽度相对于所述第2厚膜电介质层的宽度是相同或大的。
6. 根据权利要求3所述的电介质隔离型半导体装置的制造方法，其特征在于，从所述第2厚膜电介质层到所述第1半导体区域的上表面的长度γ和所述半导体层的杂质浓度N，具有γ×N<1.2E12cm-2的关系。
7. 根据权利要求3所述的电介质隔离型半导体装置的制造方法，其特征在于，
所述第1半导体区域是所述第2导电型，
在形成所述第1半导体区域时，在所述第1半导体区域和所述第2厚膜电介质层之间形成所述第1导电型的缓冲层。
8. 根据权利要求1或2所述的电介质隔离型半导体装置的制造方法，其特征在于，将所述多个沟槽形成为同心圆状或漩涡状。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于三菱电机株式会社，未经三菱电机株式会社许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/pat/books/201110102083.1/1.html，转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
