[发明专利]稳压电路

说明书

技术领域

本发明涉及半导体技术领域，尤其涉及一种用于CMOS的稳压电路。

背景技术

互补金属氧化物半导体(Complementary Metal Oxide Semiconductor，CMOS)具有功耗低、抗干扰能力强等的优点，其广泛地应用于大规模集成电路芯片制造。

参考图1示出了应用于CMOS的稳压电路，所述稳压电路包括：运算放大器12、连接于运算放大器12输出端OP_out的PMOS管10，具体地，所述PMOS管的栅极连接于运算放大器12的输出端OP_out，所述PMOS管的源极连接于电源13，所述PMOS管的漏极连接于电阻11，所述电阻11连接于运算放大器12的输入端。

参考图2，示出了图1所示稳压电路的电压示意图，图中点线表示图1中PMOS管源极的电压，实线表示图1中运算放大器12输出端OP_out的电压，具体地，电源电压向PMOS管10提供的电压为5V，因此，所述PMOS管10的源极电压很快升至5V，最快会达到5V/μs，与此同时，由于运算放大器输出信号建立时间比较慢，因此在电源向运算放大器12供电初期，运算放大器12输出端OP_out的电压较低，由于运算放大器12输出端OP_out连接于PMOS管10的栅极，相应地，PMOS管10的栅极在供电初期的电压也较低，这使PMOS管10的栅极和源极间有较大的电压，以图中同一时间点的A、B点为例，A点的电压为5V，而B点的电压为0.537V，AB点之间的电压为4.463V，也就是说PMOS管10的栅极和源极之间的电压为4.463V，但是本实施中，PMOS管10的额定工作电压为3.3V，栅、源极之间的电压大于额定工作电压会使PMOS管10的可靠性下降。

发明内容

本发明解决的问题是提供一种可靠性较高的稳压电路。

为解决上述问题，本发明提供一种稳压电路，依次包括电源，源极与所述电源相连的第一PMOS管，连接于第一PMOS管漏极的反馈电阻，一输入端连接于所述反馈电阻、输出端连接于第一PMOS管栅极的运算放大器，还包括连接于所述第一PMOS管源极和栅极的负载，在电源供电初期，所述负载上的电压大于或等于第一PMOS管的阈值电压，并且小于或等于第一PMOS管的额定工作电压。

所述负载为一个或者多个串联的MOS管或二极管。

所述负载包括多个串联的负载PMOS管，各负载PMOS管的栅极和漏极之间相连，多个负载PMOS管依次源极和漏极相连，与所述第一PMOS管源极相连的为第一个负载PMOS管的源极，与所述第一PMOS管漏极相连的为第末个负载PMOS管的漏极。

所述负载包括多个串联的负载NMOS管，各负载NMOS管的栅极和漏极之间相连，多个负载NMOS管依次源极和漏极相连，与所述第一PMOS管源极相连的为第一个负载NMOS管的漏极，与所述第一PMOS管漏极相连的第末个负载NMOS管的源极。

所述电源的电压与运算放大器输出端高电平的差小于所述多个MOS管或二极管的阈值电压之和。

所述电源电压与运算放大器输出端高电平的差大于或等于所述第一PMOS管的阈值电压。

所述电源电压为5V，第一PMOS管的额定工作电压为3.3V，阈值电压为0.6～0.8V。

所述负载为3个串联的负载PMOS管，各负载PMOS管的阈值电压为0.6～0.8V。

所述负载为4个串联的负载PMOS管，各负载PMOS管的阈值电压为0.6～0.8V。

各负载PMOS管的阈值电压相等。

与现有技术相比，本发明具有以下优点：连接于第一PMOS管源极和漏极之间的负载，可以钳制运算放大器输出端的电压，避免了第一PMOS管的栅极和源极之间电压较大的问题，提高了稳压电路的可靠性。

附图说明

图1是现有技术稳压电路一实施例的示意图；

图2是图1所示稳压电路的电压示意图；

图3是本发明稳压电路一实施例的示意图；

图4是图3所示稳压电路的电压示意图。

具体实施方式

为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图对本发明的具体实施方式做详细的说明。

在下面的描述中阐述了很多具体细节以便于充分理解本发明，但是本发明还可以采用其他不同于在此描述的其它方式来实施，因此本发明不受下面公开的具体实施例的限制。