[发明专利]基于绝缘体上硅的电子式熔线的制造方法

说明书

技术领域

本发明涉及半导体制造技术领域，尤其涉及一种基于绝缘体上硅的电子式熔线的制造方法。

背景技术

利用熔线以程式化特定应用或客户需要的半导体器件已经是常见手段，电子式熔线是熔线中有较高利用率的一种。电子式熔线由一层单晶硅形成，此单晶硅沉积在硅基底上并经过金属硅化制程。

绝缘体上硅基底已经被广泛用于半导体制程中，下面介绍现有的一种在绝缘体上硅基底上形成电子式熔线的方法。

请参照图1所示，绝缘体上硅(SOI)晶圆100通常包括活性层110、绝缘层112和衬底114。活性层110通常是一层硅、硅锗氧化物、锗或应变硅所构成的磊晶层。绝缘层112通常又称为埋入氧化层(buried oxide layer)，其材料可以是二氧化硅，形成在硅或玻璃材料的衬底114上，作用是使活性层110和衬底114电性隔离。

请参照图2所示，图案化活性层110，在SOI晶圆上形成电子式熔线层210和有源区212。

请参照图3所示，形成栅极310，所述栅极310包括栅氧化层314和单晶硅栅极电极316。

请参照图4所示，形成间隙壁(Spacer)318，并在有源区212形成轻掺杂源极/漏极区域320，间隙壁318的材料为氮化硅。

请参照图5所示，在轻掺杂源/漏极区域320和电子式熔线层210上进行硅化物制程，即先沉积一层硅化物再进行退火，形成金属硅化物层610。

现有的绝缘体上硅的电子式熔线的制造方法，形成的电子式熔丝包括电子式熔线层210和金属硅化物层610，所述电子式熔线的厚度等于有源区212的厚度。

发明内容

本发明解决现有技术中，基于绝缘体上硅的电子式熔线厚度较厚，能耗较高的技术问题。

为达到本发明的上述目的，本发明提供基于绝缘体上硅的电子式熔线的制造方法，包括步骤：

在绝缘体上硅基底上形成单晶硅层，并图案化所述单晶硅层，以形成有源区和电子式熔线区；

在所述有源区和所述电子式熔线区上形成氧化层；

形成氮化硅层，所述氮化硅层覆盖所述有源区和所述电子式熔线区；

去除所述电子式熔线区顶部的氮化硅层和氧化层；

去除所述电子式熔线区的部分单晶硅层；

去除剩余的所述氮化硅层和氧化层，保留所述有源区和所述电子式熔线区的单晶硅层；

在所述有源区形成栅极，并以所述栅极为掩膜，进行源/漏区的低掺杂离子注入；

在所述栅极侧壁、所述有源区的单晶硅层侧壁以及所述电子式熔线区的单晶硅层侧壁形成间隙壁。

在所述基于绝缘体上硅的电子式熔线的制造方法中，所述氧化层为二氧化硅层。

在所述基于绝缘体上硅的电子式熔线的制造方法中，去除所述电子式熔线区顶部的氮化硅层和氧化层的方法为干法刻蚀。

在所述基于绝缘体上硅的电子式熔线的制造方法中，去除部分所述电子式熔线区的单晶硅层的方法为等离子体干法刻蚀。

在所述基于绝缘体上硅的电子式熔线的制造方法中，去除剩余的所述氮化硅层和氧化层，保留所述有源区和所述电子式熔线区的单晶硅层为通过选择性地刻蚀或腐蚀分别去除硅片表面剩余的氮化硅和氧化硅。

在所述基于绝缘体上硅的电子式熔线的制造方法中，去除部分所述电子式熔线区的单晶硅层(单晶硅)后，所述电子式熔线区剩余的单晶硅层厚度范围为100埃-1500埃。

在所述基于绝缘体上硅的电子式熔线的制造方法中，形成间隙壁之后，还包括进行金属硅化物制程，使所述电子式熔线区的单晶硅层全部形成金属硅化物层。

使有源区和电子式熔线区的单晶硅层在一道工序中形成，然后形成氧化层和氮化硅层，通过去除电子熔线区顶部的氮化硅层和氧化层，并进一步去除电子式熔线区的部分单晶硅层，以达到减薄电子式熔线厚度，能够得到由单纯材料组成的较薄厚度的电子式熔线，所述电子式熔线的厚度可以根据需要控制；另外，由于熔线是单晶材料，其熔断前后的电阻分布也会比较好，从而可以有效地提高Programming Window程序化窗口。

附图说明

图1-图5为现有技术基于绝缘体上硅的电子式熔线的制造方法各步骤的结构示意图。

图6-图12为本发明实施例基于绝缘体上硅的电子式熔线的制造方法各步骤的结构示意图。

具体实施方式

以下将结合附图，对本发明的绝缘体上硅的电子式熔线的制造方法作进一步的详细描述。